数据表
LOCO PLL时钟乘法器
描述
该ICS501 LOCO
TM
是最具成本效益的方式
生成高品质的，时钟从一个输出的高频
较低频率晶体或时钟输入。这个名字LOCO
代表着低成本振荡器，因为它是设计来取代
晶体振荡器中的大多数的电子系统。运用
锁相环（PLL）的技术，该装置使用了一个
标准的基本模式，廉价的水晶
产生输出时钟高达160兆赫。
存储在芯片中的ROM是产生9的能力
不同的乘法因子，使一个芯片输出
许多公共频率（见表2页）。
该装置还具有一个输出使能引脚，三态
时钟输出，当OE引脚被拉低。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义或保证。为
这需要定义输入到输出歪斜的应用程序，使用
该ICS570B 。
ICS501
特点
封装为8脚SOIC ， MSOP ，或死亡
符合RoHS 5 （绿色）或RoHS 6 （绿色和无铅）
标准包装
IDT成本最低的PLL时钟
零ppm的乘法错误
27兆赫 - 5输入晶振频率
50兆赫 - 2个输入时钟频率
输出时钟频率高达160 MHz的
25ps的非常低的抖动（一个西格玛）
兼容所有流行的CPU
45/55高达160 MHz的占空比
九可选频率
3.3 V或5.0 V工作电压
三态输出，用于板级测试
在TTL电平25毫安驱动能力
理想的替代振荡器
提供工业温度级版本
先进的低功耗CMOS工艺
框图
VDD
S1:0
X1/ICLK
晶体或
时钟输入
X2
2
水晶
振荡器
PLL时钟
倍增器
电路
和ROM
CLK
选购液晶电容
GND
OE
IDT / ICS
LOCO PLL时钟乘法器
1
ICS501
转速r 051310
