ADS5263
SLAS760C - 2011年5月 - 修订2013年1月
www.ti.com
引脚功能（续）
引脚名称
IN4B_P ， IN4B_M
INT / EXT
描述
差分模拟输入通道4 ， 14位ADC
内部/外部基准模式选择输入
逻辑高电平 - 内部参考
逻辑LOW - 外部参考
BIAS引脚 - 56.2 kΩ电阻（ 1 ％公差值）对地
LVDS位时钟（ 8X ） - 负输出
LVDS位时钟（ 8X ） - 正输出
数字地
数字和I / O供电， 1.8 V
线1中，信道1 LVDS差分输出
线材2 ，信道1 LVDS差分输出
线1 ，信道2 ，LVDS的差分输出
线材2 ，信道2 LVDS差分输出
线1 ，信道3的LVDS差分输出
线2，通道3 LVDS差分输出
线材1 ，通道4 LVDS差分输出
2线， 4通道LVDS差分输出
关断输入
不要连接
串行接口，复位输入，低电平有效。
当使用串行接口模式下，用户
必须
初始化通过硬件内部寄存器
通过应用该引脚上的低脉冲持续或使用软件复位选项的复位。见
串行
接口
部分。
串行接口的时钟输入。该引脚具有内部300 kΩ的下拉电阻。
串行接口的数据输入。该引脚具有内部300 kΩ的下拉电阻。
串行寄存器读出
该引脚在复位后为高阻态。当<READOUT>位被置位，则SDOUT
引脚变为有效。这是从AVDD电源运行的CMOS数字输出。
以降低输出数据速率时使用的输入信号进行同步和信道芯片
复用功能：
钳位信号输入（ 14位ADC模式）
内部基准模式：
输出共模电压（ 1.5伏），其可以在外部使用
偏置的模拟输入。
外部参考模式：
适用电压输入，用于设置ADC操作的参考。
I
针
TYPE
I
I
号
44, 45
56
数
引脚
2
1
ISET
LCLKM
LCLKP
LGND
LVDD
OUT1P ， OUT1M
OUT2P ， OUT2M
OUT3P ， OUT3M
OUT4P ， OUT4M
OUT5P ， OUT5M
OUT6P ， OUT6M
OUT7P ， OUT7M
OUT8P ， OUT8M
PD
NC
RESET
I
O
O
I
I
O
O
O
O
O
O
O
O
I
51
26
25
12, 14, 36
35
15, 16
17, 18
19, 20
21, 22
27, 28
29, 30
31, 32
33, 34
13
54, 55
64
1
1
1
3
1
2
2
2
2
2
2
2
2
1
2
1
SCLK
SDATA
SDOUT
I
I
O
63
62
52
1
1
1
SYNC
VCM
I
IO
49
53
1
1
6
提交文档反馈
产品文件夹链接： ADS5263
版权所有 2011-2013 ，德州仪器
