位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1090页 > AD9057BRSZ-80 > AD9057BRSZ-80 PDF资料 > AD9057BRSZ-80 PDF资料1第7页
AD9057
工作原理
5V
在AD9057结合了ADI公司专有的磁放大器
格雷码的转换电路和闪速转换技术
提供一种高性能，低成本的ADC。设计
架构保证了低功耗，高速， 8位精度。
单端TTL / CMOS兼容的编码输入控件
对于采样模拟输入引脚和频闪的ADC时序
数字输出（ D7 - D0 ） 。内部参考电压（ VREF
出）可以被用于控制ADC增益和偏移或一个外部
纳尔参考可以应用。
模拟输入信号被缓冲在ADC的输入端和
适用于高速轨道和保持。轨道和保持
在转换过程中电路保持的模拟输入值
（带编码指令的上升沿开始） 。该
轨道与保持器的输出信号经过格雷码和
闪存转换阶段生成的粗和细的数字
在举行模拟输入电平的表示。解码逻辑
结合了多级数据和对齐的8位字
上的编码指令的上升沿选通输出。该
在三个AD9057结果磁放大器/闪存架构
流水线延迟的输出数据。
使用本AD9057
模拟输入
VREF OUT
10k
AD9057
10k
5V
AD8041
VIN
(–0.5V
TO + 0.5V ）
1k
艾因
0.1 F
在VREF
1k
图3.直流耦合AD9057 （倒VIN ）
参考电压
稳定和精确的2.5 V基准电压内置于
AD9057 （VREF OUT）。参考输出可以被用于
设置ADC的增益/连接VREF输出到VREF偏移。
内部基准电压是能够提供300的
mA
驱动器
电流（ DC偏置模拟输入或其他用户线路） 。
一些应用可能需要更高的准确度，提高了
温性能，或增益调整，从而不能
使用内部基准获得。外部电压可
施加到VREF IN与VREF的输出断开
增益调整到的
±
10 ％ （的VREF IN引脚在内部
直接连接到ADC电路） 。 ADC的增益和偏移量
同时随外部基准调整了
1 ：1的比例（ 2％或50毫伏调整到2.5V的基准
不同的ADC增益2 ％和ADC的输入范围由中心偏移
50毫伏） 。理论输入电压范围相对于参考输入
电压可从下列公式计算：
V
范围
(p-p)
V
中间电平
V
TOP -OF -RANGE
= VREF IN / 2.5
= VREF IN
= VREF IN + V
范围
/2
该AD9057提供了一个单端模拟输入阻抗
150千瓦。输入要求6所述的直流偏置电流
mA
（典型值）
中心近2.5 V （ ± 10 ％） 。直流偏压可以通过提供
用户也可以从ADC内部电压衍生
参考。图2示出了一种低成本的DC偏置的实施
允许用户电容耦合交流信号直接进入
在ADC无需额外的有源电路。为了获得最佳的动力
的性能， VREF OUT引脚应去耦至
地面用0.1
mF
电容器（以最小化的调制
基准电压）和偏置电阻应为近似
三方共同1千瓦。 A 1千瓦偏压电阻（ ±20％ ）被包括内
在AD9057和可用于降低应用电路板尺寸
和复杂性。
5V
V
底部范围的
= VREF IN - V
范围
/2
数字逻辑（ 5 V / 3 V系统）
VREF OUT
在VREF
1k
偏了
VIN
（1V峰 - 峰值）
0.1 F
艾因
0.1 F
数字的AD9057的输入和输出可以很容易地
配置为3 V或5 V逻辑系统直接连接。
编码和断电（ PWRDN ）输入是CMOS
用1.5V的TTL阈值，使得输入级相容
IBLE与TTL ， 5 V CMOS ， 3 V CMOS逻辑系列。如
与所有高速数据转换器，该编码信号应
清洁，无抖动，防止ADC的动态降解
性能。
在AD9057的数字输出也将与直接接口
5 V或3 V CMOS逻辑系统。电压电源引脚（V
DD
)
这些CMOS阶段从模拟V分离
D
电压
供应量。通过改变电压在此电源引脚，所述数字
输出高电平将改变为5V或3V的系统。最佳
SNR获得运行在3 V.护理的输出应该是
以分离出V截取
DD
从5 V模拟电源电压
供应减少数字噪声耦合到ADC。
AD9057
图2.电容耦合AD9057
图3示出了用于高性能直流典型连接
偏置使用ADC的内部基准电压源。所有康波
堂费可从5 V单电源供电。在该示例中，
模拟输入信号以地为参考。
Rev. D的
–7–
