93AA86A / B / C ， 93LC86A / B / C ， 93C86A / B / C
2.9
写入所有（ WRAL ）
写所有（ WRAL ）指令将写入整个
存储阵列在命令中的数据特定网络版。
自定时自动擦除和编程周期
由CLK的上最后一个数据位的上升沿启动。
之后， CLK引脚的时钟是没有必要的
装置已进入WRAL周期。该
WRAL
指令包括自动ERAL周期
该设备。因此，该
WRAL
指令不
需要
ERAL
指令，但该芯片必须在
EWEN状态。
DO引脚指示就绪/
忙
现况的
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
).
注意：
写序列需要一个逻辑高
在之前的上涨PE引脚信号
最后一个数据位的边沿。
注意：
所有周期是写完成后，
发送一个起始位，再把CS为低电平
将清除就绪/
忙
从DO状态。
V
CC
必须是
4.5V
对于WRAL的正常运行。
图2-7：
CS
WRAL时序
T
CSL
CLK
DI
1
0
0
0
1
x
x
Dx
D0
T
SV
T
CZ
准备
H
室内运动场
-Z
T
WL
DO
高-Z
忙
DS21797L第10页
2003-2012 Microchip的科技公司
