ADF7021-N
特定网络阳离子
V
DD
= 2.3 V至3.6 V ， GND = 0 V ，T
A
= T
民
给T
最大
中，除非另有说明。典型规格在V
DD
= 3 V ，T
A
= 25°C.
所有的测量都与EVAL- ADF7021- NDBxx执行使用PN9数据序列，除非另有说明。
射频和PLL规格
表1中。
参数
射频特性
频率范围（直接输出）
频率范围（射频分频- 2模式）
相位频率检测器（PFD ）频率
1
锁相环（PLL）的
VCO增益
2
868兆赫，内置VCO电感
426兆赫，内置VCO电感
426 MHz的外部电感VCO
160 MHz的外部电感VCO
相位噪声（带内）
868兆赫，内置VCO电感
433兆赫，内置VCO电感
426 MHz的外部电感VCO
相位噪声（出带外）
归一化带内相位噪声层
3
PLL稳定
民
典型值
最大
单位
测试条件/评论
见表9所需VCO_BIAS和
VCO_ADJUST设置
外部VCO电感
内部电感VCO
外部VCO电感，射频除以2启用
内置VCO电感，射频除以2启用
160
842
80
421
RF/256
650
916
325
458
24
兆赫
兆赫
兆赫
兆赫
兆赫
67
45
27
6
97
103
95
124
203
40
兆赫/ V
兆赫/ V
兆赫/ V
兆赫/ V
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
μs
VCO_ADJUST = 0， VCO_BIAS = 8
VCO_ADJUST = 0， VCO_BIAS = 8
VCO_ADJUST = 0， VCO_BIAS = 3
VCO_ADJUST = 0， VCO_BIAS = 2
10 kHz偏置， PA = 10 dBm时， V
DD
= 3.0 V,
PFD = 19.68 MHz时， VCO_BIAS = 8
10 kHz偏置， PA = 10 dBm时， V
DD
= 3.0 V,
PFD = 19.68 MHz时， VCO_BIAS = 8
10 kHz偏置， PA = 10 dBm时， V
DD
= 3.0 V,
PFD = 9.84 MHz时， VCO_BIAS = 3
1 MHz偏移，女
RF
= 433兆赫， PA = 10 dBm时，
V
DD
= 3.0 V， PFD = 19.68 MHz时， VCO_BIAS = 8
测得为10兆赫的频率步到内
5ppm的精度， PFD = 19.68 MHz时，环路带宽
（LBW ）= 100千赫
参考输入
晶体参考
4
外部振荡器
4, 5
晶振起振时间
6
XTAL偏压= 20 μA
XTAL偏压= 35 μA
输入电平为外部振荡器
7
OSC1
OSC2
ADC参数
INL
DNL
1
2
3.625
3.625
0.930
0.438
0.8
CMOS电平
±0.4
±0.4
24
24
兆赫
兆赫
ms
ms
V P-P
V
最低位
最低位
10兆赫XTAL ， 33 pF负载电容，V
DD
= 3.0 V
10兆赫XTAL ， 33 pF负载电容，V
DD
= 3.0 V
限幅正弦波
V
DD
= 2.3 V至3.6 V ，T
A
= 25°C
V
DD
= 2.3 V至3.6 V ，T
A
= 25°C
最大可用的PFD在一个特定的RF频率为最小分频值的限制。
在0.7伏的VCO增益的VCO调谐电压测量VCO增益跨越VCO的调谐范围内变化。软件包的ADIsimPLL 可用于模拟本
变化。
3
此值可用于计算任何工作频率的带内相位噪声。使用下面的公式来计算的带内相位噪声性能
截至功率放大器看到（ PA ）输出： -203 + 10日志（F
PFD
） + 20 LOGN 。
4
通过设计保证。样品测试，以确保合规性。
5
甲TCXO， VCXO ， OCXO或者可以被用作一个外部振荡器。
6
水晶的启动时间是从芯片使能（ CE ）被认定为纠正CLKOUT引脚的时钟频率。
7
参考参考输入部分的具体使用外部振荡器。
第0版|第64 4
