AD9888
地址0×14 [7] -HSYNC检测
该位表示当活动所选择的检测
HSYNC的输入引脚。如果HSYNC保持高或低，活性不
检测到。
表28. HSYNC检测结果
HSYNC检测设置
0
1
功能
无活动检测
检测活动
数据表
地址0×14 [ 4 ] -vsync检测
该位用于指示当活动所检测的
选择VSYNC输入引脚。如果VSYNC保持高或低，
没有检测到活性。
表32. VSYNC检测状态
VSYNC检测设置
0
1
功能
无活动检测
检测活动
该同步处理的方框图（图27）示出了
这个功能的实现。
该同步处理的方框图（图27）示出了
这个功能的实现。
地址0×14 [6] - 活动水平同步（ AHS ）
该位表示该行同步输入源（ HSYNC
或SOG ）用于通过PLL （见表29）。当AHS是0，则
HSYNC引脚被使用。当AHS是1， SOG销被使用。
确定哪些源有效利用第7位和第1位在该
注册。位7表示当活动上的HSYNC检测
和位1指示时的活性上的SOG检测。如果活动
在两个HSYNC和SOG被检测到，用户可以决定
这在寄存器0x0E必须通过第3位的优先级。可以在用户
覆盖AHS通过4位寄存器0x0E的功能。如果
手柄位被设置为逻辑1 ， AHS被强制到第3位的状态
被设置为在寄存器0x0E 。
表29.活动水平同步设置
主动HSYNC设置
1
0
功能
SOG引脚用于输入HSYNC
HSYNC引脚用于输入HSYNC
地址0×14 [3] - 主动垂直同步（ AVS ）
该位表示该VSYNC信号源被用于：
VSYNC输入或从同步分离器的输出。当AVS
为1时，同步信号分离器被使用。当AVS是0时，垂直同步
输入被使用。
确定哪些源有效利用第4位和第1位在这
注册。位4表示当活动被上垂直同步检测
和位1指示时的活性上的SOG检测。如果活动
在两个VSYNC和SOG被检测到，用户可以决定
这在寄存器0x0E有通过位0的优先级。可以在用户
覆盖AVS通过第1位的寄存器0x0E的功能。如果
手柄位被设置为逻辑1 ，AVS被强制该位位0的状态
被设置为在寄存器0x0E 。
表33.主动垂直同步的设置
主动垂直同步设置
1
0
功能
同步信号分离器是用来
垂直同步输入用于
表30.主动HSYNC结果
在0x14的第7位
（ HSYNC检测）
0
0
1
1
X
1
1
在0x14的位1
（ SOG检测）
0
1
0
1
X
1
在0x0E的位4
（改写）
0
0
0
0
1
表34.主动VSYNC结果
AHS
N / A （使用
位3 0x0E的）
1
0
N / A （使用
位3 0x0E的）
N / A （使用
位3 0x0E的）
在0x14的位4
（ VSYNC检测）
0
1
X
1
1
在0x14的位1
（ SOG检测）
0
1
X
1
在0x0E的位1
（改写）
0
0
1
AVS
1
0
N / A （使用
位0 0x0E的）
X =不在乎。
地址0x14的[ 2 ] - 反馈VSYNC输出极性
状态
该位表示VSYNC输出极性的状态
检测电路，并且可以被用来确定的极性
垂直同步输入。该检测电路的位置示
在同步处理框图（图27） 。
表35.检测VSYNC输入极性状态
检测VSYNC输出极性
状态设置
0
1
功能
VSYNC极性为
高。
VSYNC极性为
低。
X =不在乎。
地址0×14 [5] - 反馈HSYNC输入极性状态
该位报告的HSYNC输入极性检测状态
电路。它可用于确定水平同步的极性
输入。该检测电路的位置被显示在同步
处理框图（图27） 。
表31.检测水平同步输入极性状态
检测水平同步输入极性
状态设置
0
1
功能
HSYNC的极性是负的。
HSYNC极性为正。
版本C |第28页36
