AD5551/AD5552
时序特性
V
DD
= 2.7 V至5.5 V ， 2.5 V≤ V
REF
≤ 5.5 V ， AGND = DGND = 0 V，所有规格-40 ° C≤牛逼
A
= + 85 ℃，除非另有说明。
表2中。
参数
f
SCLK
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
1
2
1, 2
在T限制
民
, T
最大
所有版本
25
40
20
20
15
15
35
20
15
0
30
30
30
单位
兆赫最大
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
描述
SCLK周期频率
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
CS从低到高SCLK设置
CS高到SCLK建立高
SCLK高到CS为低电平保持时间
SCLK高到CS高保持时间
数据建立时间
数据保持时间
LDAC脉冲宽度
CS高到低LDAC设置
活跃的时期之间CS的时候
通过设计保证，但未经生产测试。
在最初发布的任何重新设计或工艺变更可能会影响该参数后的样品进行测试。所有输入信号均指定tR = tF = 5纳秒计（ 10％至
90％的3 V和从1.6 V的电压电平的定时） 。
t
1
SCLK
t
6
t
4
CS
t
2
t
3
t
7
t
5
t
12
t
8
t
9
DIN
DB13
DB0
t
11
t
10
01943-003
LDAC *
* AD5552而已。可连接永久性地保持在必要时。
图3.时序图
版本A |第16页4
