位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1491页 > AD9252ABCPZ-50 > AD9252ABCPZ-50 PDF资料 > AD9252ABCPZ-50 PDF资料1第34页
AD9252
默认操作与跳线选择
设置
以下是默认和可选设置的列表或
模式允许对AD9252 A版评估板。
电源：连接的是开关电源
配备有额定电压为100伏交流电之间的评估板
以47 Hz至63 Hz的P701和240 V AC电源插座。
AIN ：评估板设置了一个变压
以一个最佳的50 Ω阻抗耦合的模拟输入
150 MHz带宽的匹配（见图59 ） 。欲了解更多
的带宽响应，所述差分电容
模拟输入可以改变或删除。常见
的模拟输入模式从中心开发
抽头变压器或AVDD_DUT / 2 。
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
0
50
100
150
200
250
300
350
400
450
500
06296-036
数据表
甲差分LVPECL时钟也可以用于时钟
ADC输入使用AD9515 （ U401 ） 。填充R406和
R407 0 Ω电阻，并删除R215和R216到
断开的默认时钟路径输入。此外，填充
C205和C206使用0.1 μF的电容，并删除C409和
C410断开的默认时钟路径输出。该
AD9515具有被设置为一个多销strappable选项
操作的默认模式。咨询
AD9515
数据表
关于这些和其他选项的更多信息。
此外，一个板上振荡器可在OSC401
并且可以作为主时钟源。设置快捷
并涉及了0 Ω电阻和设定安装R403
使能跳线（ J401 ）的位置上。如果用户的意愿
采用不同的振荡器，两个振荡足迹选项
可用（ OSC401 ）检查ADC性能。
-3dB截止频率= 186MHz
PDWN ：为了使掉电功能，短J301到
打开位置（ AVDD）的PDWN引脚。
SCLK / DTP ：要启用数字的数字测试码
ADC的输出，使用J304 。如果J304是连接到AVDD时
设备加电时，测试图案10 0000 0000 0000被使能。
详细信息请参见SCLK / DTP引脚部分。
SDIO / ODM ：要启用低功耗，减少信号选项
（类似于在IEEE 1595.3减小链接范围的LVDS输出
标准型） ，使用J303 。如果J303是连接到AVDD设备中
电时，它使LVDS输出在低功率，
从默认的ANSI -644标准减少信号选项。
此选项更改信号摆幅为350 mV峰到
200 mV峰峰值，降低DRVDD电源的功率。看
在SDIO /详细信息ODM引脚部分。
公务员事务局：为使对SPI的信息处理
SDIO和SCLK引脚，配合J302低中始终启用
模式。要忽略SDIO和SCLK信息，配合J302
到AVDD 。
非SPI模式：对于谁愿意来操作DUT用户
不使用SPI ，只需取下跳线J302 ， J303 ，
和J304 。这断开CSB ， SCLK / DTP ，以及
从控制总线SDIO / ODM的销，从而使被测
工作在其最简单的方式。每个引脚都有
内部端接和将漂浮到其相应的电平。
（D）+ X，D - X ：如果一个替代的数据采集方法的
设置在图62所示的情况下，可选的接收器
终端， R318和R320到R328 ，可接下来的安装
到高速底板连接器。
振幅（ dBFS的）
–14
频率（MHz）
图59.评估板全功率带宽
VREF ： VREF是通过把SENSE引脚设置为1.0 V
地面上， R317 。这将导致ADC在2.0 V P-P操作
满量程范围。使用单独的外部参考选项
该
ADR510
还包括评估板上。
填充R312和R313 ，并删除C307 。正确使用
在VREF选项指出在参考电压
部分。
RBIAS ： RBIAS为10千欧（ R301 ）默认设置
地面和用于设置ADC内核偏置电流。
CLOCK ：默认的时钟输入电路由一个派生
使用高带宽，简单的变压器耦合电路
1 ：1的阻抗比变压器（ T401 ） ，增加了一个非常
抖动的低量的时钟路径。时钟输入
50 Ω端接和交流耦合，用以处理单端
正弦波类型的输入。变压器转换
单端输入到差分信号被限幅
在进入ADC时钟输入。
修订版E |第34页52
