位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第145页 > OX16PCI952-TQFP-A > OX16PCI952-TQFP-A PDF资料 > OX16PCI952-TQFP-A PDF资料1第55页
牛津半导体有限公司
DSR [1] ：未使用
该位将返回一个'1'。
DSR [2] ： INT ＃
逻辑0
并行端口中断挂起。
逻辑1
无并口中断挂起。
该位被激活（设置为低）上的ACK ＃的上升沿
引脚。这是去激活（设置为高电平）读取DSR后。
DSR [3] ： ERR ＃
逻辑0
在ERR ＃输入为低。
逻辑1
在ERR ＃输入为高。
DSR [4]： SLCT
逻辑0
该SLCT输入为低电平。
逻辑1
该SLCT输入为高。
DSR [5]：体育
逻辑0
该
PE输入为低电平。
逻辑1
该
PE输入为高。
DSR [6] ： ACK ＃
逻辑0
该ACK ＃输入为低。
逻辑1
该ACK ＃输入为高。
DSR [7] ： nBUSY
逻辑0
在BUSY输入为高。
逻辑1
在BUSY输入为低电平。
OX16PCI952
DCR [1]： nAFD ＃
逻辑0
设置AFD ＃产量高（无效） 。
逻辑1
设置AFD ＃产量低（有效） 。
在一个EPP地址或数据周期DATASTB ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [2] ： INIT ＃
逻辑0
设置INIT ＃输出低电平（有效） 。
逻辑1
设置INIT ＃输出为高电平（无效） 。
DCR [3]： nSLIN ＃
逻辑0
设置SLIN ＃输出高电平（无效） 。
逻辑1
设置SLIN ＃输出低电平（有效） 。
在一个EPP地址或数据周期ADDRSTB ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [4] ： ACK中断使能
逻辑0
ACK中断被禁止。
逻辑1
ACK中断使能。
DCR [5] ： DIR （方向） *
逻辑0
PD引脚输出模式。
逻辑1
PD引脚的输入模式。
一个EPP地址或数据周期内该位被覆盖，
当该端口的方向由总线控制的
访问（读/写）
*注：微软的ECP规范规定，所有方向的变化
相关的ECP模式，必须首先在PS / 2模式下进行，为可靠
手术
.
8.3.4
设备控制寄存器DCR “
DCR位于在下部块偏移量002h会。它是一个
读写寄存器，控制外围设备的状态
输入和使能外设中断。当阅读
该寄存器的位0 3反映的STB ＃的实际状况，
AFD ＃ ， INIT ＃和强大数定律＃引脚。
当在EPP模式下，执行WRITE ＃ ， DATASTB ＃和
ADDRSTB ＃引脚由EPP正常控制
控制器，用于EPP总线信令，而是写入到
相应的，在DCR寄存器位将覆盖
EPP控制器的状态，这些线路。在DCR位
寄存器必须产生这些线是在不活动状态时，
让EPP控制器来控制这些线路。这是
也适用于ECP模式，以允许所述ECP
控制器来控制并行端口引脚。
DCR [ 0] ： NSTB ＃
逻辑0
设置STB ＃输出高电平（无效） 。
逻辑1
设置STB ＃输出低电平（有效） 。
在一个EPP地址或数据周期WRITE ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [7 ： 6 ] ：保留
这些位是保留的，司机不得利用
与这些位相关联的值。该OX16PCI952
返回“ 00” ，这些位的，对于所有的并口模式。
8.3.5
EPP地址寄存器EPPA “
EPPA位于偏移003H在低挡，并且是唯一的
在EPP模式下使用。写入该寄存器的字节会
传送到外围设备如由一个EPP地址
硬件。从该寄存器读意志为转移的地址
从硬件控制下的外设。
8.3.6
EPP数据寄存器“ EPPD1-4 ”
该EPPD寄存器位于偏移004H - 007H的
低挡，并且只能用在EPP模式。数据写入
或从这些寄存器中读取/从转移到
在硬件控制外设。
中文手册修订版1.1
第55页
