24AA512/24LC512/24FC512
2.0
引脚说明
的引脚说明如表2-1所示。
表2-1：
名字
A0
A1
（ NC ）
A2
V
SS
SDA
SCL
（ NC ）
WP
V
CC
引脚功能表
PDIP
1
2
—
3
4
5
6
—
7
8
SOIC
1
2
—
3
4
5
6
—
7
8
14-lead
TSSOP
1
2
3, 4, 5
6
7
8
9
10, 11, 12
13
14
DFN
1
2
—
3
4
5
6
—
7
8
功能
用户配置的芯片选择
用户配置的芯片选择
没有连接
用户配置的芯片选择
地
串行数据
串行时钟
没有连接
写保护输入
+ 1.8V至5.5V （ 24AA512 ）
+ 2.5V至5.5V （ 24LC512 ）
+ 2.5V至5.5V （ 24FC512 ）
2.1
A0 ， A1和A2芯片地址
输入
2.3
串行时钟（ SCL ）
时，A0 ，A1和A2的输入所使用的24XX512为
多个设备的操作。的逻辑电平，这些
输入与在相应的位进行比较
从机地址。该芯片被选中，如果是比较
真实的。
多达八个设备可被连接到相同的总线
通过使用不同的片选位的组合。如果这些
引脚悬空，输入将被拉
内部倒到V
SS
。如果他们连接到V
CC
或驱动
高，内部下拉电路被禁用。
在大多数应用中，该芯片的地址输入端A0，A1
和A2是硬连接到逻辑“0”或逻辑“1” 。为
在这些引脚由一个控制应用程序
微控制器或其它可编程逻辑装置，
芯片地址引脚必须驱动为逻辑“0”或逻辑
'1'之前，器件正常工作可以继续进行。
此输入用于同步从数据传送
和设备。
2.4
写保护（WP ）
该引脚可以连接到任意V
SS
或V
CC
.
在这个引脚内部下拉电路将保持
设备在无保护的状态下，如果不过悬空，
浮此引脚不建议大多数
应用程序。如果连接到V
SS
正常存储器操作是
启用（读/写存储器的全部0000 - FFFF ） 。
如果连接到V
CC
，写操作被禁止。读
操作不受影响。
3.0
功能说明
2.2
串行数据（ SDA ）
这是一种用于传输地址的双向引脚
和数据移入和移出数据的装置。它是一个开
漏极端子，因此，SDA总线需要一个上拉
电阻到V
CC
（典型值10 kΩ的100千赫， 2千欧的
400 kHz和1 MHz ） 。
在正常传输数据， SDA允许改变
仅在SCL为低电平。在SCL为高电平变化
用于指示启动和停止条件保留。
该24XX512支持双向2线总线和
数据传输协议。发送数据的设备
到总线上被定义为一个发送机和一个设备
接收数据作为接收器。总线必须保持
由主设备产生的控制
串行时钟（ SCL ） ，控制总线访问和
产生的启动和停止条件，而
24XX512是一名奴隶。主机和从机
可以作为一个发送器或接收器，但在操作
主器件决定采取何种工作模式。
2004年Microchip的科技公司
DS21754E第5页
