MVTX2604
15.5.6
典型的CPU时序图的CPU读周期
数据表
P_ADDR
ADDR0
ADDR1
P_CS ＃
T
RS
p_rd应用＃
T
RA
至少
2个SCLK
T
RH
T
RS
T
RR
恢复时间
至少3个SCLK
T
RA
至少
2个SCLK
T
RH
数据给CPU
T
DV
有效时间
数据0
数据1
T
DI
2ns
T
DV
T
DI
无效的时间
图18 - 典型的CPU时序图的CPU读周期
描述
读周期
阅读设置时间
阅读活动时间
阅读保持时间
阅读恢复时间
数据有效时间
数据无效时间
符号
T
RS
T
RA
T
RH
T
RR
T
Dv
T
DI
（ SCLK = 100兆赫）
分钟。
10
20
2
30
10
6
马克斯。
（ SCLK = 125兆赫）
分钟。
10
16
2
24
10
6
马克斯。
请参考图18
至少2个SCLK
至少有3个SCLK
15.6
15.6.1
本地帧缓冲SBRAM存储器接口
当地SBRAM存储器接口
LA_CLK
L1
L2
LA_D [63 ：0]的
图19 - 本地内存接口 - 输入建立和保持时间
160
卓联半导体公司
