位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1588页 > AD5246BKS50-R2 > AD5246BKS50-R2 PDF资料 > AD5246BKS50-R2 PDF资料2第13页
AD5246
I
2
C兼容2线串行总线
在AD5246的第一个字节是从机地址字节（见表5
和表6）。它有一个7位从机地址和R / W位。该
从机地址的7个MSB是0101110后跟0一
写命令或1 ，将装置在读取模式。
2线我
2
C串行总线协议操作如下：
1.
主通过建立开始启动数据传输
条件，这是当上了一个高到低转换
发生SDA线，SCL为高电平（见图26 ） 。该
下一个字节是从机地址字节，其中包括
7位从机地址的R / W位（该位
判断是否数据进行读取或写入
从属设备） 。
的从站，其地址对应于所发送的
地址做出响应，在拉SDA线拉低
第九个时钟脉冲（这被称为应答位） 。在
这个阶段，总线上的其他设备保持空闲状态，而
所选的装置等待数据被写入或读出
其串行寄存器。如果R / W位为高时，主机会读取
从机。另一方面，如果R / W位
低，主写从器件。
2.
在写入模式下，从机地址的确认后
字节，下一个字节是数据字节。数据的传输
在9个时钟脉冲序列中的串行总线（ 8数据
位跟随一个应答位） 。在过渡上
必须发生在SCL为低电平期间， SDA线和
在SCL为高电平期间保持稳定（见表5） 。
在读模式，从机地址的确认后
字节，数据接收通过串行总线中的序列
9个时钟脉冲（从写入模式有轻微的差别
其中， 8个数据位后面跟着一个应答位） 。
同样， SDA线上的转换必须发生
在SCL和低期间保持稳定在
SCL为高电平期间（参见图27） 。
当所有数据位被读或写，一个停止
条件是由主确定。 STOP条件是
德网络定义为SDA线上，而由低到高的转变
SCL为高电平。在写入模式下，主机将拉动SDA
在第十个时钟脉冲建立了停车线高
状态（参见图26）。在读取模式下，主
发出无应答的第九个时钟脉冲（即
SDA线保持高电平） 。主就会把
SDA线拉低了第十个时钟脉冲之前，它变高
建立一个停止条件（参见图27） 。
重复的写入功能为用户提供了灵活性以更新
仅寻址部分后的RDAC输出的次数
一次。例如， RDAC后，承认它的奴隶
在写模式下地址，该RDAC输出将更新每个
连续的字节。如果需要不同的指令，读/写
模式必须与一个新的从站的地址和数据字节重新开始。
类似地， RDAC的重复读取功能也允许。
电平转换双向接口
虽然大多数传统系统可在一个电压，来操作
新部件可在另一被优化。当两个
系统在两个不同的电压下工作相同的信号，适当的
需要电平转换。例如，可以使用一个3.3伏
E
2
PROM接口采用5 V数字电位器。 A级
换档方案是必要的，以使双向通信
阳离子，使得数字电位计的设定可以是
存储到与从E中检索
2
舞会。图29示出了一个
的实现方式。 M1和M2可以是任意的N沟道
信号场效应管，或者V
DD
低于2.5V， M1和M2可以是低
阈值的FET ，如FDV301N 。
V
DD1
= 3.3V
R
P
R
P
G
SDA1
SCL1
3.3V
S
M1
D
G
S
M2
D
5V
03875-0-011
V
DD2 =
5V
R
P
R
P
SDA2
SCL2
E
2
舞会
AD5246
3.
图29.电平转换为运行在不同电位
ESD保护
所有数字输入保护与一系列的输入电阻和
在图30和图31所示的并行齐纳ESD结构。
这适用于数字输入管脚SDA和SCL 。
340
逻辑
4.
GND
数字引脚图30. ESD保护
B，W
03875-0-002
03875-0-003
GND
图31. ESD电阻端子的保护
第0版|第13页20
