位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CY14B101LA_12 > CY14B101LA_12 PDF资料 > CY14B101LA_12 PDF资料1第12页
CY14B101LA
CY14B101NA
AC开关特性
在该
工作范围
参数
[24]
描述
柏
ALT参数
参数
SRAM读周期
t
ACE
t
ACS
芯片使能存取时间
[25]
t
RC
读周期时间
t
RC
t
AA[26]
t
美国能源部
t
OHA[26]
t
LZCE [27 ， 28 ]
t
HZCE [27 ， 28 ]
t
LZOE [27 ， 28 ]
t
HZOE [27 ， 28 ]
t
PU[27]
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
字节使能到数据有效
字节使能输出活跃
字节禁用输出无效
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址设置为写操作结束
地址设置到开始写
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
字节使能，以结束写的
20纳秒
民
–
20
–
–
3
3
–
0
–
0
–
–
0
–
20
15
15
8
0
15
0
0
–
3
15
最大
20
–
20
10
–
–
8
–
8
–
20
10
–
8
–
–
–
–
–
–
–
–
8
–
–
25纳秒
民
–
25
–
–
3
3
–
0
–
0
–
–
0
–
25
20
20
10
0
20
0
0
–
3
20
最大
25
–
25
12
–
–
10
–
10
–
25
12
–
10
–
–
–
–
–
–
–
–
10
–
–
45纳秒
民
–
45
–
–
3
3
–
0
–
0
–
–
0
–
45
30
30
15
0
30
0
0
–
3
30
最大
45
45
20
–
–
15
–
15
–
45
20
15
–
–
–
–
–
–
–
–
15
–
–
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
PS
t
PD[27]
[27]
t
DBE [
–
[27]
t
LZBE
–
[27]
t
HZBE
–
SRAM写周期
t
WC
t
WC
t
PWE
t
WP
t
SCE
t
CW
t
SD
t
DW
t
HD
t
DH
t
AW
t
AW
t
SA
t
AS
t
HA
t
WR
t
HZWE [ 27 ， 28 ， 29 ]
t
WZ
t
LZWE [27 ， 28 ]
t
BW
t
OW
–
开关波形
图6. SRAM读周期＃ 1 （地址控制）
[25, 26, 30]
t
RC
地址
地址有效
t
AA
数据输出
以前的数据有效
t
OHA
笔记
24.测试条件假设为3纳秒或更少的信号转换时间，定时V的基准水平
CC
0 / 2 ，输入脉冲电平到V
CC （典型值）
指定的，和输出负载
I
OL
/I
OH
并示出在负载电容
图5第11页。
25.我们必须为高电平期间SRAM读周期。
26.设备不断选择通过CE ， OE和BHE / BLE低。
27.这些参数由设计保证，未经测试。
28.测量± 200 mV的自稳态输出电压。
29.如果WE为低时， CE变低时，输出保持在高阻抗状态。
30. HSB必须在阅读居高不下，写周期。
输出数据有效
文件编号： 001-42879修订版*○
第12页29
