DG528 ， DG529
Vishay Siliconix公司
原理图（典型值CHANNEL ）
V+
GND
V
REF
V+
EN
V+
V-
A
X
V+
V-
WR
V+
V-
RS
V-
V+
CLK
RESET
D
O
Q
O
V-
V+
D
n
Q
n
V-
V+
V-
锁存器
水平
移
解码
V-
S
1
S
n
V+
D
图1 。
详细说明
该DG528 / DG529的内部结构，包括一个5 -V
具有输入保护电路的逻辑接口，其次是
锁存器，电平移位器，译码器和最后的开关构造
具有平行n型和p沟道MOSFET （参见图1） 。
的逻辑接口电路中的TTL输入信号相比较
针对TTL阈值的参考电压。的输出
比较提要A D型锁存器的数据输入。水平
敏感的D弹连续放置为D
X
输入信号
在Q
X
当WR输入为低电平，从而导致包括透明输出
耳鼻喉科锁存操作。当WR返回高电平时，锁存器
保持的数据的最后存在的D
X
输入时，受微型
妈妈的输入时序要求。
3V
WR
0
t
W
t
S
3V
A
0
, A
1
, (A
2
)
EN
0
t
H
50 %
继锁存器的Q
X
信号电平转换和
解码，提供适当的驱动电平为CMOS
开关。这个电平转换可确保充分的开/关切换操作
为V +和V-电源之间的任何模拟信号本
轨。
EN引脚用于使能在地址锁存器
WR脉冲。它可以被硬线连接到逻辑电源或到V + ，如果
其中一个通道将总是（复位期间除外），可以使用
或者它可以被连接到地址译码电路，用于存储
映射操作。在RS引脚作为主复位。所有
不管锁存器被清除的任何其他锁的状态
或控制线。该WR引脚用来传送的状态
地址控制线闩锁，除了一个复位期间或
当EN为低电平（见真值表） 。
3V
RS
0
t
RS
t
关（ RS）的
开关
产量
V
O
80 %
0
50 %
80 %
80 %
图2中。
网络连接gure 3 。
文档编号： 70068
S11-1029 -REV 。 D， 23日， 11
www.vishay.com
5
本文如有更改，恕不另行通知。
本文所述产品及本文档受具体免责声明，所阐述
www.vishay.com/doc?91000
