16 K / 8 K / 4 KB × 16的MoBL ADM
异步双端口静态RAM
16 K / 8 K / 4 KB × 16的MoBL
ADM异步双端口静态RAM
CYDMX256A16 ， CYDMX256B16
CYDMX128A16 ， CYDMX128B16
CYDMX064A16 ， CYDMX064B16
特点
■
■
真正的双端口存储器模块，允许同时进行
独立访问
用专门的时间复用的地址和数据的一个端口
（ ADM ）接口
一个端口可配置为标准SRAM或时间复用
地址和数据接口
16 K / 8 K / 4 KB × 16内存配置
高速接入
65纳秒或90纳秒ADM接口
40纳秒或60纳秒标准SRAM接口
完全异步操作
端口独立的1.8 V ， 2.5 V和3.0 V的IO
超低运行功率
主动：我
CC
= 15 mA（典型值） ，在90纳秒
主动：我
CC
= 25 mA（典型值），在65纳秒
待机：我
SB3
= 2
A
（典型值）
端口独立的电源关闭
芯片上的仲裁逻辑
邮箱中断的端口到端口的通信
输入读取和输出驱动寄存器
高字节和低字节控制
小型封装： 6 ×6毫米， 100球无铅BGA
工业温度范围
■
■
■
■
■
■
■
■
■
■
■
框图
SFEN ＃
IRR / ODR
IRR1 - IRR0 [注2 ]
ODR4-ODR0
I/OL15-I/OL8
I/OL7-I/OL0
ADV ＃1
UB ＃1
LB ＃1
Mux'ed
地址/
数据
I / O控制
DataL<15..0>
双端口
存储阵列
16K / 8K / 4K ×16
DataR<15..0>
AddrL<13..0>
AddrR<13..0>
Mux'ed
地址/
数据
I / O控制
I/OR15-I/OR8
I/OR7-I/OR0
ADV ＃
瑞银
LB ＃
A13 -A0 [注1 ]
地址
解码
地址
解码
MSEL
CS ＃1
OE ＃1
WE ＃1
BUSY ＃1
INT ＃1
控制逻辑
CS ＃
OE ＃
WE＃
BUSY ＃
INT ＃
笔记
1. A13 -A0的CYDMX256A16和CYDMX256B16 ; A12 -A0的CYDMX128A16和CYDMX128B16 ;和A11 -A0的CYDMX064A16和CYDMX064B16 。
2. IRR1和IRR2不适用于CYDMX256A16和CYDMX256B16 。
赛普拉斯半导体公司
文件编号： 001-08090修订版* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年5月2日
[+ ]反馈
