ADF7023-J
引脚配置和功能描述
adcvref
ATB4
ADCIN_ATB3
VDDBAT1
XOSC32KN_ATB2
XOSC32KP_GP5_ATB1
CREGDIG2
GP4
CREGRF1
RBIAS
CREGRF2
RFIO_1P
RFIO_1N
RFO2
VDDBAT2
NC
1
2
3
4
5
6
7
8
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
ADF7023-J
顶视图
（不按比例）
EPAD
CS
MOSI
SCLK
MISO
IRQ_GP3
GP2
GP1
GP0
CREGVCO
VCOGUARD
CREGSYNTH
CWAKEUP
XOSC26P
XOSC26N
DGUARD
CREGDIG1
9
10
11
12
13
14
15
16
笔记
1. NC =无连接。不要连接到该引脚。
2.将裸露焊盘接地。
图4.引脚配置
表9.引脚功能描述
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
助记符
CREGRF1
RBIAS
CREGRF2
RFIO_1P
RFIO_1N
RFO2
VDDBAT2
NC
CREGVCO
VCOGUARD
CREGSYNTH
CWAKEUP
XOSC26P
XOSC26N
DGUARD
CREGDIG1
描述
稳压器的RF 。一个220 nF电容应放置在该引脚与地之间的
稳压器的稳定性和噪声抑制。
外部偏置电阻。一个36 kΩ电阻与2 ％的公差应使用。
稳压器的RF 。一个220 nF电容应放置在该引脚与地之间的
稳压器的稳定性和噪声抑制。
低噪声放大器正输入的接收模式。 PA正输出与差分PA传输模式。
低噪声放大器负输入端的接收模式。 PA负输出与差分PA传输模式。
单端PA输出。
电源引脚两种。去耦电容到地平面应放在尽可能接近
可能该引脚。
无连接。
调节器电压的VCO。一个220 nF电容应放置在该引脚与地之间的
稳压器的稳定性和噪声抑制。
后卫/屏幕的VCO 。该引脚应连接到引脚9 。
稳压器的合成。一个220 nF电容应放置在该引脚之间
地面稳压器的稳定性和噪声抑制。
外部电容唤醒控制。 A 150 nF电容应放置该引脚之间
地面上。
在26 MHz参考晶振应连接在此引脚和XOSC26N之间。
在26 MHz参考晶振应连接在此引脚和XOSC26P之间。
内部卫队/屏幕的数字电路。一个220 nF电容应放置在该引脚之间
和地面。
稳压器电压芯片的数字部分。一个220 nF电容应放置在此之间
脚和地面的稳压器的稳定性和噪声抑制。这可以通过将其短接来实现
引脚15和共享的电容到地。
数字GPIO引脚0 。
数字GPIO引脚1 。
数字GPIO引脚2 。
中断请求，数字GPIO测试引脚3的RC过滤器应放置在此引脚和之间
主处理器。推荐值是R = 1.1 kΩ和C = 1.5 nF的。
17
18
19
20
GP0
GP1
GP2
IRQ_GP3
第0版|第17页100
09555-004
