MC10EP195 ， MC100EP195
方框图的锁存部分的膨胀是
图示于图6中使用该图将简化
解释如何级联电路的工作原理。当D10
芯片图＃ 1 5为低该设备的
CASCADE产量也低，而CASCADE
输出是高的。在此条件下的SET MIN销
芯片＃ 2将被置为高电平，因此所有的锁存器
芯片＃ 2将被重置，该设备将被设置为最小值
延时。
芯片＃1，另一方面，将有两集MIN和
SET MAX拉高，这样的延迟将被控制
完全由地址总线A0 -A9 。如果需要的话，延迟时间为
大于可与1023门延迟来实现
（ 1111111111的A0 -A9地址总线上） D10会
置的信号，需要级联延迟到下一个
EP195设备。当D10是断言，的SET引脚MIN
芯片＃ 2将被拉高和SET MAX引脚置位
从而在装置内延迟为最大延时。
表13示出了两个EP195芯片中的延迟时间
级联。
为了扩大这一连锁计划，以更多的设备，一个
仅仅需要从下一个芯片连接D10的销
地址总线和级联输出到下一芯片中
如描绘于图5中只添加相同的方式
到逻辑是一条线的增加的地址总线，用于
串级控制第二可编程延迟芯片。
要选择多路复用器
位0
D0 Q0
LEN
SET
民
SET
最大
SET RESET
第1位
D1 Q1
LEN
SET RESET
第2位
D2 Q2
LEN
SET RESET
第3位
D3 Q3
LEN
SET RESET
4位
D4 Q4
LEN
SET RESET
第5位
D5 Q5
LEN
SET RESET
第6位
D6 Q6
LEN
SET RESET
第7位
D7 Q7
LEN
SET RESET
8位
D8 Q8
LEN
SET RESET
9位
D9 Q9
LEN
SET RESET
图6.扩大EP195框图的锁存部分的
http://onsemi.com
14
