AD7664
CS
EXT / INT = 1
INVSCLK = 0
RD
= 0
CNVST
忙
t
3
t
35
t
36
t
37
1
2
3
14
15
16
SCLK
t
31
SDOUT
X
D15
t
32
D14
D13
D1
D0
t
16
图20.从串行数据时序读（阅读先前的转换过程中转换）
外部时钟数据读取转换期间
SPI接口（ ADSP- 219x的）
图20示出了该方法的详细时序图。
在转化，同时兼具
CS
和
RD
低，其结果
前一次转换都可以阅读。该数据被移出
MSB在先有16个时钟脉冲，并且是在两个上升沿和有效
落下的时钟的边缘。在16位具有前被读取
电流转换完成;否则， RDERROR是脉冲
高，可用于中断主机接口
防止不完整的数据读取。没有菊花链
在这种模式下和RDC / SDIN输入功能应始终被束缚
无论是高还是低。
以减少性能的下降，由于数字活性，快速
当至少18兆赫脉冲模式连续时钟，
经纱时25兆赫在正常模式下时，或40 MHz的
推荐模式，以确保在读取所有的位
第一个转换期的一半。另外，也可以开始
读取转换后的数据，并继续阅读最后位
即使在一个新的转换已经开始。这允许使用
较慢的时钟速率，如14兆赫脉冲模式下， 18兆赫
在正常模式下， 25兆赫经模式。
微处理器接口
图21显示了AD7664和之间的界面图
一个SPI -配备ADSP- 219x的。以适应较慢的速度
在DSP中的AD7664作为从器件，数据必须是
转换后读取。该模式还允许菊花链
功能。 convert命令可以响应于启动
一个内部定时器中断。读出过程可以是initi-
ated响应于转换结束的信号（ BUSY变为
低），利用DSP的中断信号线。串行接口
（ SPI ）在ADSP - 219x的被配置为主机模式 -
（ MSTR ） = 1 ，时钟极性位（ CPOL ） = 0 ，时钟相位位
（ CPHA ） = 1， SPI中断使能（ TIMOD ） = 00-用
写SPI控制寄存器（ SPICLTx ） 。为了满足所有
时序要求，SPI时钟应限于17
Mbps的，这使得它能够在不到1读出的ADC结果
s.
当较高的采样率是理想的，使用中的一个的
并行接口模式建议。
DVDD
AD7664*
SER / PAR
EXT / INT
忙
CS
RD
INVSCLK
SDOUT
SCLK
CNVST
的PFx
ADSP-219x*
该AD7664非常适合于传统的DC测量
支撑微处理器和交流信号处理应用
应用程序接口以数字信号处理器。在AD7664
被设计成与一个并行8位或16位宽的接口任
接口，或者与通用串行端口或I / O端口上
微控制器。可以使用多种外部缓冲器的
与AD7664 ，以防止数字噪声耦合到
ADC。下面的部分将讨论使用AD7664的
与ADSP- 219x的SPI配备DSP 。
SPIxSEL （的PFx ）
MISOx
当SCKx
的PFx或TFSx
*附加
为清楚起见省略销
图21.接口的AD7664和SPI接口
–18–
英文内容
