例如电路
图1 。
AT17系列器件的编程PSLI设备
AT40K/AT40KAL/AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
AT17系列设备
SER_EN
数据
CLK
CE
(2)
RESET / OE
(1)
准备
V
CC
M2
M1
M0
GND
注意事项：
1.复位极性必须设置为低电平有效。
2.使用可选的READY引脚不可在AT17C / LV65 / 128/ 256个设备。
该FPGA CON / DONE输出驱动AT17系列配置的CE输入，而RESET / OE输入被驱动
FPGA的INIT引脚。在一切正常的情况下，这方面的工作，甚至当用户中止配置
前CON / DONE已经偏高。低水平上的RESET / OE输入，在FPGA复位，清除配置器的接口
纳尔地址指针，使得在重新配置开始于开始。
图2中。
简易替换的XC17 / ATT17的PROM为Xilinx /朗讯FPGA应用
V
CC
4.7 k
9
赛灵思FPGA
节目
节目
DIN
CCLK
DONE
(3)
INIT
AT17系列设备
SER_EN
数据
CLK
CE
(2)
RESET / OE
(1)
准备
V
CC
M2
M1
M0
GND
注意事项：
1.复位极性必须设置为低电平有效。
2.使用可选的READY引脚不可在AT17C / LV65 / 128/ 256个设备。
3.内部上拉电阻使能在这里完成的。
6
AT17C/LV002
2281D–12/01
