位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1649页 > AD5066BRUZ-REEL7 > AD5066BRUZ-REEL7 PDF资料 > AD5066BRUZ-REEL7 PDF资料2第16页
AD5066
写序列开始通过将SYNC线为低电平。
将SYNC线置为低电平使DIN和SCLK输入
缓冲区。来自DIN线的数据移入32位移位
在SCLK的下降沿注册。串行时钟频率
可高达50兆赫，使得与AD5066兼容
高速的DSP 。在32
nd
时钟下降沿，最后一个数据位
被时钟，和编程的功能被执行，即
在输入寄存器内容的变化（见表8）和/或一个
改变操作模式。在这个阶段， SYNC线
可以保持较低或可带来较高。在任一种情况下，它必须是
带来高了至少2微秒（单通道更新，请参阅
经t
8
在下一个写序列之前的参数在表4中），从而
该SYNC的下降沿可以启动下一个写序列。
空闲SYNC写序列之间的高，进一步降低功耗
该部分的操作。
当位DB9和位DB8中的控制寄存器被设置为0 ，
的部分被配置在正常模式下以正常功率
2.5毫安在5 V.然而消费，这三个加电
断模式时，电源电流下降到0.4微安，如果所有的信道
断电。不仅供电电流下降，但
输出引脚也由内部的输出切换
DAC与已知值的电阻器网络。这具有的优点
该部分的输出阻抗是已知的，而部分
在掉电模式。有三种不同的选择：在
输出或者通过一个1 kΩ或内部连接到GND
100 kΩ电阻，或者是左开路（三态） 。该
输出级示于图41 。
DAC
V
OUT
SYNC中断
在一个正常的写序列中， SYNC线被保持为低电平的时间
SCLK的至少32个下降沿，并在DAC被更新的
32
nd
下降沿。但是，如果SYNC之前的拉高
32
nd
下降沿，这作为一个中断给写序列。
输入移位寄存器复位，并且写序列被认为是
为无效。无论是在DAC的更新寄存器的内容，也不是
变化的操作模式发生（参见图42）。
图41.输出级在掉电模式
掉电模式
的AD5066可以通过软件来配置，在其中一个
四种不同的模式：正常模式（默认）和三个独立的
掉电模式（见表9） 。任何或所有DAC可
断电。命令0100保留供上电
降功能（见表7） 。这些省电模式
软件可编程通过设置两个位，位DB9和
位DB8 ，在输入移位寄存器。表9显示了如何在状态
的位对应于所述设备的操作模式。
任何或所有DAC （ DAC A到DAC D）可以关断，以
通过将对应的4位（ DB3中选择的模式，
DB2 ， DB1 ， DB0 ）为1。请参阅表10为输入的内容
移动掉电/上电操作过程中注册。
偏压发生器， DAC内核和其它相关线性
电路被关闭时，所有通道均关断。
然而， DAC寄存器的内容不受影响
在掉电模式。时间退出掉电模式
通常2.9微秒（见图27） 。
表9.工作模式
DB9
0
0
1
1
DB8
0
1
0
1
经营模式
正常工作
掉电模式
1 kΩ到GND
100 kΩ到GND
三态
SCLK
SYNC
DIN
DB31
DB0
DB31
DB0
06845-017
无效写序列：
SYNC前高32
ND
下降沿
有效的写序列：
输出更新1对32
ND
下降沿
图42.同步中断机制
版本A |第16页24
06845-008
掉电
电路
电阻器
网
