位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第767页 > ADSP-21364KBCZ-1AA > ADSP-21364KBCZ-1AA PDF资料 > ADSP-21364KBCZ-1AA PDF资料1第27页
ADSP-21362/ADSP-21363/ADSP-21364/ADSP-21365/ADSP-21366
表23. 16位存储器写周期
K和B级
参数
民
开关特性
t
ALEW
ALE脉冲宽度
2 × t
PCLK
– 2.0
t
ADAS
1
AD15-0地址设置ALE拉高之前
t
PCLK
– 2.5
t
ALERW
ALE拉高写的断言
2 × t
PCLK
– 3.8
t
RWALE
写拉高到ALE断言
H + 0.5
t
WRH
2
间WR上升沿延迟到明年WR下降沿
F + H +吨
PCLK
– 2.3
1
t
亚大
AD15-0地址保持ALE拉高后
t
PCLK
– 2.3
t
WW
WR脉冲宽度
- F - 2.0
AD15-0数据建立WR高前
- F +吨
PCLK
– 4.0
t
DWS
t
DWH
AD15-0数据保持WR高后
H
D = × T（该由PPDUR位（ 5-1 ）在PPCTL寄存器的设定值）
PCLK
.
H =吨
PCLK
（如果指定的保持周期，否则H = 0 ）
F = 7 ×吨
PCLK
（如果FLASH_MODE被设置，否则F = 0） 。如果FLASH_MODE设置， D必须
≥
9 × t
PCLK
.
t
PCLK
= （外设）时钟周期= 2 ×吨
CCLK
1
2
Y级
民
2 × t
PCLK
– 2.0
t
PCLK
– 2.5
2 × t
PCLK
– 3.8
H + 0.5
F + H +吨
PCLK
– 2.3
t
PCLK
– 2.3
- F - 2.0
- F +吨
PCLK
– 4.0
H
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
复位时， ALE为高电平有效循环。但是，它可以通过软件被配置为低电平有效。
该参数仅在EMPP = 0模式下可用。
ALE
t
ALEW
t
ALERW
t
RRH
t
RWALE
RD
t
RW
WR
t
ALEHZ
t
ADAS
t
亚大
t
DRS
t
DRH
t
RDDRV
AD15–0
有效的地址
有效数据
有效数据
有效
地址
注：对于16位的内存读取，当EMPP 0 ，只能有一个RD脉冲出现时， ALE周期之间。
WHEN EMPP = 0 ，多RD的发生是ALE周期之间。有关完整信息，
SEE THE ADSP- 2136x SHARC处理器硬件参考。
图20.写周期为16位内存时序
启摹
|
第27页56 |
2011年3月
