位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第915页 > EDJ2116EEBG-DJ-F > EDJ2116EEBG-DJ-F PDF资料 > EDJ2116EEBG-DJ-F PDF资料1第27页
EDJ2108EEBG ， EDJ2116EEBG
注：1 。
在CL设置和CWL在TCK （ AVG）分和TCK （ AVG）最大的要求设置的结果。在选型时的
TCK （ AVG） ，都需要满足：从CL设置的要求，以及从CWL设置要求。
2. TCK （ AVG）分限制：由于/ CAS延迟是不是纯粹的模拟 - 数据选通输出由DLL同步 - 所有
可能的中间频率可能无法得到保证。应用程序应该使用下一个较小的JEDEC标准
TCK （平均）值（3.0 ， 2.5 ， 1.875 ，1.5，或1.25ns ）计算CL（ NCK） = TAA （纳秒） / TCK （平均）（纳秒）时，向上舍入到
下一个'支持CL “ 。
3. TCK （ AVG）最大限制：计算TCK （ AVG） + TAA （最大值） / CL选择和轮所产生的TCK （ AVG）到下一个有效的
速箱（即3.3ns或为2.5ns或1.875ns或1.25ns ） 。这样的结果是TCK （ AVG）最大对应CL选择。
4.保留“的设置是不允许的。用户必须对不同的值。
5.任何DDR3-1066速度仓还支持运行在较低频率如表中所示的DDR3-1066
速箱而不受生产测试，但已经过设计/特性验证。
6.任何DDR3-1333速度仓还支持运行在较低频率如表中所示的DDR3-1333
速箱是不受生产测试，但已经过设计/特性验证。
7.如任何DDR3-1600速度仓还支持运行在较低频率如表中所示DDR3-1600
速箱是不受生产测试，但已经过设计/特性验证。
8.任何DDR3-1866速度仓还支持运行在较低频率如表中所示DDR3-1866
速箱是不受生产测试，但已经过设计/特性验证。
9. tREFI取决于操作的情况下温度（Tc） 。
10.支持可选下来分级为CL = 7， CL = 9的设备， TAA / tRCD的/激进党（分钟）必须是13.125纳秒或更低。 SPD
设置必须通过编程来匹配。
11. DDR3-800 AC时序适用，如果DRAM运行在低于800 MT / s的数据速率。
数据表E1750E31 （版本3.1 ）
27
