位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > ATSAMD20E18A-MU > ATSAMD20E18A-MU PDF资料 > ATSAMD20E18A-MU PDF资料1第15页
7.
7.1
处理器和体系结构
的Cortex -M0 +处理器
爱特梅尔
SAM D20实现了ARM
皮质
-M0 +处理器，其基于ARMv6体系结构和
拇指
-2 ISA 。在Cortex M0 +是100 ％的指令集和它的前身，在Cortex -M0处理器的兼容，
配合Cortex -M3和Cortex -M4处理器的向上兼容。实现了ARM Cortex -M0 +的版本r0p1 。
欲了解更多信息，请参阅
www.arm.com 。
7.1.1
的Cortex -M0 +配置
特征
中断
数据端
系统定时器
观察点比较数
断点比较数
暂停调试支持
倍增器
单周期的I / O端口
唤醒中断控制器
向量表偏移寄存器
非特权/特权支持
存储器保护单元
复位所有的寄存器
取指令宽度
配置选项
外部中断0-32
小端或大端
存在或不存在
0, 1, 2
0, 1, 2, 3, 4
存在或不存在
快或小
存在或不存在
支持或不支持
存在或不存在
存在或不存在
不存在或8区
存在或不存在
16位的唯一的或主要的32位
SAM D20配置
32
小尾数
现
2
4
现
快（单周期）
现
不支持
现
缺席
不存在
缺席
(1)
32-bit
注意：
1.
在特权模式下，所有的软件只运行
单32位AMBA
3 AHB-精简版系统接口，它提供给外设和所有的系统连接
内存，包括闪存和RAM
一个32位I / O端口总线接口与一个循环加载和存储的端口
在ARM Cortex- M0 +处理器有两个总线接口：
爱特梅尔SAM D20 [产品资料概要]
42129JS–SAM–12/2013
15
