AD7622
引脚配置和功能描述
PDBUF
PDREF
REFBUFIN
温度
48 47 46 45 44 43 42 41 40 39 38 37
AGND
1
AVDD
2
DGND
3
BYTESWAP
4
OB/2C
5
经
6
正常
7
SER / PAR
8
D0
9
D1
10
D2/DIVSCLK[0]
11
D3/DIVSCLK[1]
12
NC =无连接
REFGND
REF
36
AGND
35
CNVST
34
PD
33
RESET
32
CS
31
RD
30
DGND
29
忙
28
D15
27
D14
26
D13
25
D12
IN +
AGND
AGND
NC
AVDD
销1
识别码
AD7622
顶视图
（不按比例）
13 14 15 16 17 18 19 20 21 22 23 24
D7/RDC/SDIN
OGND
D4/EXT/INT
D5/INVSYNC
D6/INVSCLK
OVDD
DVDD
DGND
D8/SDOUT
D9/SCLK
D10/SYNC
IN-
D11/RDERROR
图5.引脚配置
表6.引脚功能描述
针
号
1, 36,
41, 42
2, 44
3
4
5
6
助记符
AGND
AVDD
DGND
BYTESWAP
OB/2C
经
TYPE
1
P
P
P
DI
DI
DI
描述
模拟电源地。
输入模拟电源引脚。名义上2.5 V.
数字电源地。
并行模式选择（ 8位/ 16位） 。当高， LSB通过D输出[15 ： 8]和MSB输出
通过D [ 7：0 ]。当为低电平时， LSB为输出的D [ 7 ： 0 ]和MSB是D输出的[15 ： 8 ] 。
标准二进制/二进制补码输出。当高，数字输出为标准二进制;
当为低电平时， MSB反转，从而导致其内部移位寄存器输出二进制补码。
转换模式选择。当WARP =高师大=高，这种选择宽带的经
模式略有改善线性度和THD 。当WARP =高师大=低，这种选择
经模式。在任一模式下，这些是最快的模式;最大吞吐量是可以实现的，并且
最小转换速率必须适用于保证完全指定的精度。
转换模式选择。在正常=低，经纱为低，该输入选择正常模式
其中，全精度保持独立的最低转化率。
串行/并行选择输入。
当SER / PAR =高电平时，串行接口被选择，并且数据总线的某些位被用作一个
串行端口;剩余的数据位是高阻抗输出。
当SER / PAR =低，并行端口被选中。
位0和位的并行端口数据输出总线1 。这些引脚始终输出，无论
的接口模式。
当SER / PAR =低，这些输出作为位2和位并行端口数据输出总线的3 。
当SER / PAR =高电平，串行时钟分频选择。当使用串行主转换后读取模式
（ EXT / INT =低电平， RDC / SDIN =低） ，这些输入可用于减慢内部产生
串行时钟提供时钟数据输出。在其它串行模式下，这些引脚为高阻抗输出。
当SER / PAR =低，此输出用作并行端口数据输出总线的4 。
当SER / PAR =高电平，串行时钟源选择。此输入用于选择内部产生的
（主）或外部（从机）的串行数据时钟。
当EXT / INT =低，主模式。内部串行时钟选择在SCLK输出。
当EXT / INT =高，从机模式。输出数据被同步至外部时钟信号，
通过CS选通，连接到SCLK输入。
7
8
正常
SER / PAR
DI
DI / O
9, 10
11, 12
D[0:1]
D[2:3]
或DIVSCLK [0：1 ]
DO
DI / O
13
D4
或EXT / INT
DI / O
第0版|第8页28
06023-004
