位置：首页 > IC型号导航 > 首字符V型号页 > 首字符V的型号第48页 > V62/11617-01XE > V62/11617-01XE PDF资料 > V62/11617-01XE PDF资料1第83页
SM320C6727B-EP
www.ti.com
SPRS793A
–
2011年9月
–
经修订的2011年10月
表4-26 。对于SPIx从模式常规的时序要求
(1)
号
9
10
11
t
C（ SPC ）S
t
W（ SPCH ）S
t
W（ SPCL ）S
周期时间， SPIx_CLK ，所有从模式
脉冲宽度高， SPIx_CLK ，所有从模式
脉冲宽度低， SPIx_CLK ，所有从机模式
极性= 0 ，相位= 0 ，
到SPIx_CLK上升
建立时间，数据传输
写入到SPI输出
到SPIx_SOMI脚前
从最初的时钟边沿
高手。
(2) (3)
极性= 0 ，相位= 1 ，
到SPIx_CLK上升
极性= 1 ，相位= 0 ，
到SPIx_CLK下降
极性= 1 ，第一阶段为1 ，
到SPIx_CLK下降
极性= 0 ，相位= 0 ，
从SPIx_CLK上升
延迟，后续位
在SPIx_SOMI有效后，
发送SPIx_CLK边缘
极性= 0 ，相位= 1 ，
从SPIx_CLK下降
极性= 1 ，相位= 0 ，
从SPIx_CLK下降
极性= 1 ，第一阶段为1 ，
从SPIx_CLK上升
极性= 0 ，相位= 0 ，
从SPIx_CLK下降
输出保持时间，
SPIx_SOMI后有效
收到SPIxCLK的边缘，
除了最后一位
(4)
极性= 0 ，相位= 1 ，
从SPIx_CLK上升
极性= 1 ，相位= 0 ，
从SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
从SPIx_CLK下降
极性= 0 ，相位= 0 ，
到SPIx_CLK下降
输入建立时间，
前SPIx_SIMO有效
收到SPIx_CLK边缘
极性= 0 ，相位= 1 ，
到SPIx_CLK上升
极性= 1 ，相位= 0 ，
到SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
到SPIx_CLK下降
极性= 0 ，相位= 0 ，
从SPIx_CLK下降
输入保持时间，
后SPIx_SIMO有效
收到SPIx_CLK边缘
极性= 0 ，相位= 1 ，
从SPIx_CLK上升
极性= 1 ，相位= 0 ，
从SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
从SPIx_CLK下降
(1)
(2)
(3)
(4)
0.5t
C（ SPC ）S
–
10
0.5t
C（ SPC ）S
–
10
ns
0.5t
C（ SPC ）S
–
10
0.5t
C（ SPC ）S
–
10
0.5P + 15
0.5P + 15
ns
0.5P + 15
0.5P + 15
0.5P + 5
0.5P + 5
ns
0.5P + 5
0.5P + 5
民
较大的或8P
100纳秒
更大的4P或
45纳秒
更大的4P或
45纳秒
2P
2P
ns
2P
2P
2P + 15
2P + 15
ns
2P + 15
2P + 15
最大单位
256P
ns
ns
ns
12
t
SU（ SOMI_SPC ）S
13
t
D（ SPC_SOMI ）S
14
t
哦（ SPC_SOMI ）S
15
t
SU（ SIMO_SPC ）S
16
t
IH（ SPC_SIMO ）S
P = SYSCLK2期
第一位可能是MSB或LSB取决于SPI配置。 SO（ 0 ）指的是第一个比特和SO （n）的指最后位输出上
SPIx_SOMI 。 SI （0）指的是第一个比特的输入和SI （n）的指上SPIx_SIMO的最后一位输入。
来自新数据到SPI模块的写操作的终止测定，如由上出现的新的输出数据
SPIx_SOMI引脚。在分析的吞吐量要求，附加的内部总线周期必须考虑，以允许数据被写入到
SPI模块不论是由DSP或CPU的dMAX 。
最后的数据位将举行的SPIx_SOMI针，直到SPIDAT0或SPIDAT1寄存器写入新的数据。
版权
2011年，德州仪器
外设和电气规格
提交文档反馈
产品文件夹链接（ S） ：
SM320C6727B-EP
83
