位置：首页 > IC型号导航 > 首字符V型号页 > 首字符V的型号第197页 > V62/10604-01XE > V62/10604-01XE PDF资料 > V62/10604-01XE PDF资料2第16页
THS8200-EP
SLES253 - 2009年12月
www.ti.com
3.1.5
显示定时发生器（ DTG ）
显示定时发生器是负责在正确的帧格式，包括所有的代
同步，均衡和锯齿脉冲。在主时钟模式下， DTG同步到外部
同步输入，无论是从专用设备的终端HS_IN ， VS_IN和FID或为
同步于从输入数据流中提取的标识符，如选择由DMAN模式。在
主定时模式中， DTG生成基于外部施加的必填字段/帧格式
像素时钟输入。
当活性数据没有被传递到DAC的，也就是说，在水平/垂直消隐间隔
在DTG生成正确的数字字的空白，水平同步和其他级别游览，如预
和后锯齿脉冲和均衡脉冲。
水平定时，以及对负和正的同步幅度， HDTV的宽脉冲和标清
预处理和后处理的均衡和锯齿脉冲，都予
2
C-编程，以适应，例如，在
代都EIA.770-1的（10： 4视频/同步比）和EIA.770-2 （7： 3的视频/同步比率）兼容模拟
分量视频输出，并支持非标准视频定时格式。
另外或作为替代的复合同步插入绿色/亮度通道或所有的模拟
输出，输出视频定时可以通过专用的水平同步/垂直同步信号输出，以及进行。该
位置，持续时间和水平同步和垂直同步输出极性是完全可编程的，以支持，
例如，该图像帧中的有效视频窗口的定心。
在DTG还控制在DIGMUX块中的数据复用器。 DIGMUX可以被编程为通过
设备输入的数据仅在有效视频行（消隐期间插入的DTG生成消隐电平
间隔） 。可替换地， DTG可以传递装置的输入数据期间也有些VBI行（在辅助数据
输入流被透明地传递在某些VBI行） 。最后，该设备还可以生成它自己的
辅助数据，并根据对525P视频CGMS数据格式将它插入到模拟输出
格式。
3.1.6
时钟发生器（ CGEN ）
时钟发生器是一个模拟延时锁定环（DLL ）的电路，并提供了一个2×时钟从
CLKIN输入。 2×时钟用于为2×视频插值器CDRV块。有些视频格式也
需要使用4 1/2速率时钟：2：2到4 ：4：4转换。
3.1.7
时钟驱动器（ CDRV ）
时钟驱动器模块生成的所有片上时钟。它的输入是从数字逻辑控制信号，该
原CLKIN ，并从CGEN 2×时钟。输出包括一个半速率时钟，全速率时钟，和一个2 ×
全速率时钟。该时钟被用于两种可选的芯片上的内插过程： 4 ：2：2到4： 4：4的
插值和1×至2×视频采样。
3.1.8
I
2
C主机接口（ I2CSLAVE ）
在我
2
C接口的控制和计划的内部I
2
I2C寄存器。该THS8200我
2
C接口
实现支持快速I
2
C规范（ SCL ： 400千赫），并允许写入和读出的
寄存器。自动递增寻址功能简化了块寄存器编程。在我
2
C接口
工作没有时钟出现在CLKIN 。
3.1.9
试块（ TST ）
试块控制THS8200的所有测试功能。除了制造测试模式下，该
块中包含多个用户的测试模式，包括DAC内部斜坡发生器和75 ％ SMPTE视频
彩条发生器。
16
THS8200功能概述
提交文档反馈
产品文件夹链接（ S） ：
THS8200-EP
版权所有 2009年，德州仪器
