位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第979页 > SMJ320C50GFAM66 > SMJ320C50GFAM66 PDF资料 > SMJ320C50GFAM66 PDF资料2第23页
SMJ320C50/SMQ320C50
数字信号处理器
SGUS020B - 1996年6月 - 修订2001年9月
串口接收
时序要求
民
t
C（ SCK ）
t
F（ SCK ）
t
R（ SCK ）
t
W（ SCK ）
t
SU（ FS -CK ）
t
小时（ CK- FS）的
t
SU（ DR- CK ）
t
H（ CK -DR ）
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
周期时间，串行口的时钟
下降时间，串行口的时钟
上升时间，串行口的时钟
脉冲持续时间，串行口的时钟低/高
建立时间， CLKR FSR前下降沿
保持时间后， FSR CLKR下降沿
建立时间， DR CLKR前下降沿
保持时间后， DR CLKR下降沿
5.2H
8*
8*
2.1H
10
10
10
10
串行端口设计是完全静态的，因此，可以用叔操作
C（ SCK ）
临近
∞.
它的特征是接近输入频率
0赫兹，但在更高的频率进行测试，以最小化测试时间。
*该参数不生产测试。
t
C（ SCK ）
t
W（ SCK ）
CLKR
t
小时（ CK- FS）的
t
SU（ FS -CK ）
FSR
t
W（ SCK ）
t
SU（ DR- CK ）
t
R（ SCK ）
t
F（ SCK ）
t
H（ CK -DR ）
DR
位
1
2
7或15
（见注一）
8或16个
（见注一）
注答：根据在8位或16位的数据包信息是否发送。
图14.串行端口接收时序
24
邮政信箱1443
休斯敦，得克萨斯州77251--1443
