SFDR （ DBC）
任一电源引脚的1V ，同时提供> 100mA输出电流。
甲苛刻100Ω负载到一个中点偏差是用在本
表征电路。在使用新的输出级电路
OPA690可提供大量双极性输出电流转换成该
中点负载以最小的交叉失真，如图中
+ 5V电源，第三谐波失真曲线。
70
68
66
64
62
60
58
56
54
52
50
0
V
O
= 2VP -P ， 10MHz的
单电源ADC接口
最现代的，高性能的ADC （例如， TI的ADS8xx
和ADS9xx系列）在+ 5V单电源（或更低）的功率运行
供应量。这是一个相当大的挑战单电源
运算放大器至ADC输入端提供一个低失真的输入信号
信号频率超过5MHz的。高转换率，
出色的输出摆幅，以及OPA690的高线性度
使其成为理想的单电源ADC驱动器。在该电路
前台页面显示了一种可能的（反相）接口。图3
显示了图2所示的测试电路修改为一个电容（ADC）的
负载和一个可选的输出下拉电阻器（R
B
).
在图3的电路中的OPA690提供> 200MHz的
带宽为2VP -P输出摆幅。最小的3次谐波
失真或2色调，第三阶互调失真会
由于观察到在OPA690的非常低的交越失真
输出级。输出无杂散动态范围的限制
（SFDR）将由第二谐波失真进行设置。不带R
B
,
图3的在10MHz测定的电路示出了无杂散动态范围
57dBc 。这可以通过拉动附加直流偏压可以改善
电流（I
B
）从所述输出级的通过可选
B
电阻连接到地（输出中点是在2.5V为图3）。
我调整
B
得到如图4所示的SFDR的提高。
改善SFDR ，实现了我
B
值高达5毫安，与
更高的价值表现更差。
1
2
3
4
5
6
7
8
9
10
输出下拉电流（mA ）
图4. SFDR与我
B
.
高性能DAC跨导
扩音器
高频DDS数字 - 模拟转换器（DAC ）
要求低失真的输出放大器，以保持它们的
SFDR性能转化为现实世界中的负载。参见图5
为一个单端输出驱动器实现。在这
互补的输出驱动器的电路中，仅在一侧
信号被使用。该图显示了信号输出
当前连接到虚地求和junc-
该OPA690 ，它被设置为一个跨和灰
舞台或“ I- V转换器” 。的未使用的电流输出
DAC被连接到地。如果DAC需要其
终止合规电压比其他输出
地进行操作，将适当的电压电平可
被施加到OPA690的正相输入端。该
+5V
698
0.1F
V
I
1Vp-p
59
698
50
电源退耦未显示
DIS
R
S
30
2.5V DC
±1V
AC
50pF
ADC输入
OPA690
402
402
0.1F
R
B
I
B
图3.单电源ADC驱动器的输入。
12
OPA690
www.ti.com
SBOS223A
