AC电气特性
该图显示了MEMC模信号的行为。
CLKIN
V_CLK
内存控制器的信号
sp34/sp30
图10. MEMC模式图
记
通常，所有的SoC总线与系统的输出信号被从上升从动
输入时钟（ CLKIN ）的边缘。存储器控制器的信号，但是，
在CLKIN周期内的四个点触发。每个周期由四个分割
内部蜱： T1，T2， T3和T4 。 T1总是发生在上升沿，并
T3的下降沿CLKIN的。但是， T2和T4的间距
取决于所选择的PLL时钟比，如图
表14 。
表14.刻度标记间隔为内存控制器的信号
刻度标记间隔（ T1发生在CLKIN的上升沿）
PLL倍频
T2
1:2, 1:3, 1:4, 1:5, 1:6
1:2.5
1:3.5
1/4 CLKIN
3/10 CLKIN
4/14 CLKIN
T3
1/2 CLKIN
1/2 CLKIN
1/2 CLKIN
T4
3/4 CLKIN
8/10 CLKIN
11/14 CLKIN
此表是在信息中的表示
表14 。
CLKIN
T1
T2
T3
T4
为1： 2,1： 3,1： 4,1： 5,1： 6
CLKIN
T1
T2
T3
T4
为1： 2.5
CLKIN
T1
T2
T3
T4
1 ： 3.5
图11.内部刻度标记间隔为内存控制器的信号
MPC8272的PowerQUICC II系列硬件规格，第3版
飞思卡尔半导体公司
25
