第17章电气特性
17.2.5.4上电复位时序
V
CC
IO
V
CC
INT
V
CC
PLL
MasterClock
（ MCLK）
GBUSCLK
（内部时钟）
PLLReset *
MasterClock & PLL稳定时间
≥
10毫秒
≥
1毫秒
ColdReset *
复位*
17.2.5.5 ColdReset时间
MasterClock
t
DS
t
DH
DivMode [2 ：0]的
t
DS
t
DH
复位*
≥
16主时钟周期
≥
64000主时钟周期
ColdReset *
17.2.5.6软复位Timig
MasterClock
t
DS
t
DH
t
DS
复位*
≥
16主时钟周期
ColdReset *
17-10
