位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第2页 > LPC810M021FN8 > LPC810M021FN8 PDF资料 > LPC810M021FN8 PDF资料4第10页
恩智浦半导体
LPC81xM
32位ARM Cortex -M0 +微控制器
表4 。
符号
引脚描述表（固定销）
SO20/
TSSOP20
TSSOP16
类型复位描述
状态
DIP8
[1]
PIO0_17
V
DD
V
SS
[1]
[2]
[3]
1
15
16
-
12
13
-
6
7
[7]
I / O
-
-
我; PU
-
-
PIO0_17 -
通用数字输入/输出引脚。
3.3 V电源电压。
地面上。
复位时的默认功能的引脚状态： I =输入; AI =模拟输入; O =输出; PU =内部上拉使能（引脚拉至满V
DD
级） ; IA =无活性，无上拉/下拉使能。
5 V容限端口提供可配置的上拉/下拉电阻和可配置的滞后数字I / O功能;包括
高电流输出驱动器。
真正的开漏引脚。我
2
C总线引脚兼容的I
2
C总线规范我
2
C标准模式下，我
2
C快速模式，我
2
C快速模式
加分。不要使用此垫高速应用，如SPI或USART 。
备注：
如果此引脚不可在包装上，防止其内部的浮动如下：设置10位和11中的GPIO DIR0
登记1，使能输出驱动器和写1位10和11的GPIO CLR0注册到内部驱动低输出。
[4]
SEE
图10
为复位垫的配置。 RESET功能在深度掉电模式下可用。使用唤醒引脚来
复位芯片和深度掉电模式中唤醒。一个外部上拉电阻，需要在该引脚为深度掉电
模式。
可承受5V电压引脚提供标准的数字I / O功能与配置方式，配置滞后，和模拟输入。当
配置为模拟输入引脚的数字部分被禁用，销不承受5V电压。
5 V容限端口提供数字I / O功能可配置的上拉/下拉电阻和可配置的滞后。在深
关断模式下，要将这个引脚低电平唤醒芯片。
5 V容限端口提供数字I / O功能可配置的上拉/下拉电阻和可配置的滞后。
可承受5V电压引脚提供标准的数字I / O功能与配置方式，配置滞后，和模拟I / O的系统
振荡器。当配置为模拟I / O引脚的数字部分被禁用，销不承受5V电压。
该引脚的数字部分为3 V电压引脚上产生特殊的模拟功能。引脚提供了标准的数字I / O功能
可配置的方式，配置滞后，和一个模拟输入端。当被配置为模拟输入，所述销的数字部分是
禁用。
[5]
[6]
[7]
[8]
[9]
表5 。
U0_TXD
U0_RXD
U0_RTS
U0_CTS
U0_SCLK
U1_TXD
U1_RXD
U1_RTS
U1_CTS
U1_SCLK
U2_TXD
U2_RXD
U2_RTS
U2_CTS
U2_SCLK
SPI0_SCK
LPC81xM
动功能（通过开关矩阵分配给引脚PIO0_0到PIO_17 ）
TYPE
O
I
O
I
I / O
O
I
O
I
I / O
O
I
O
I
I / O
I / O
描述
发射机输出USART0 。
接收器输入USART0 。
请求发送输出USART0 。
清除发送输入USART0 。
串行时钟输入/同步模式下输出USART0 。
发射机输出USART1 。
接收器输入USART1 。
请求发送输出USART1 。
清除发送输入USART1 。
串行时钟输入/同步模式下输出USART1 。
发射机输出USART2 。
接收器输入USART2 。
请求发送输出USART2 。
清除发送输入USART2 。
串行时钟输入/同步模式下输出USART2 。
串行时钟SPI0 。
NXP B.V. 2013年保留所有权利。
功能名称
本文档中提供的所有信息受法律免责声明。
产品数据表
第3版 - 2013年7月29日
10 71
