位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第250页 > HCPL-316J-500E > HCPL-316J-500E PDF资料 > HCPL-316J-500E PDF资料1第33页
系统注意事项
传播延迟差（ PDD ）
本HCPL- 316J具有传播延迟差异
（ PDD ）规范旨在帮助设计人员减少
在他们的逆变电源设计的“死时间” 。死区时间
是时间的期间，无论是高和低
侧功率晶体管（ Q1和Q2在图62）关断。
在Q1和Q2导通任何重叠将导致大
流经之间的功率器件的电流
高和低电压马达导轨，一个潜在的cata-
必须防止strophic条件。
为了最小化在给定的设计的死区时间，所述导通的
该HCPL- 316J驱动Q2应延迟（相对于
关断的HCPL- 316J驱动Q1的），使得下
最坏的情况下，晶体管Q1刚刚关闭
当晶体管Q2导通，如图80的
必要的延迟量，以实现该条件是
等于传播延迟的最大值
不同的规格， PDD
最大
，它被指定到
是400纳秒在-40 ℃的工作温度范围
至100℃ 。
由最大延迟HCPL- 316J的接通信号
传播延迟差确保了最低限度
死区时间是零，但它没有告诉设计师什么
最大死区时间将。最大死区时间
相当于最大和之间的差
最小的传播延迟差规格
如图81的最大死区时间为
HCPL- 316J是800纳秒（ = 400纳秒 - （ -400 NS） ）通过一个operat-
荷兰国际集团在-40 ° C至100 ° C的温度范围内。
需要注意的是传播延迟来计算的PDD
和死区时间取在相等温度和试
由于所考虑的光耦合器条件
通常安装在靠近彼此
并且开关相同的IGBT 。
V
IN+1
V
OUT1
Q1开
Q1关闭
Q2开启
V
OUT2
V
IN+1
Q2断开
V
IN+2
t
PHL
民
最大
V
OUT1
Q1开
Q1关闭
Q2开启
t
PHL
t
PLH
民
最大
t
PLH
Q2断开
(t
PHL-
t
PLH
)
最大
= PDD *
最大
V
OUT2
V
IN+2
t
PHL
最大
t
PLH
民
最大
PDD * MAX = （T
PHL
- t
PLH
)
最大
= t
PHL
- t
PLH
最大死区时间
（由于光耦合器）
-t
) + (t
PLH
-t
)
= (t
PHL
MAX PHLMIN
MAX PLHMIN
= (t
PHL
- t
PLH
) – (t
PHL
- t
PLH
)
最大
民
民
最大
= PDD *
最大
= PDD *
民
民
* PDD =传输延迟
注意：对于PDD计算中的传播延迟
处于相同的温度和测试条件下。
* PDD =传输延迟差
注：死区时间和PDD计算的所有传播
延迟是在相同的温度和测试条件下。
图80.最小LED偏移零死区时间。
图81.波形死区时间计算。
欲了解产品信息和经销商的完整列表，请访问我们的网站：
www.avagotech.com
安华高， Avago Technologies和A徽标是Avago Technologies在美国和其他国家的注册商标。
数据可能会有变化。版权所有 2005-2011安华高科技。版权所有。废弃AV01-0579EN
AV02-0717EN
-
2011年3月28日
