位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第735页 > EP1S60F1508C7ES > EP1S60F1508C7ES PDF资料 > EP1S60F1508C7ES PDF资料1第28页
逻辑阵列模块
图2-2 。的Stratix LAB结构
行器
变速&长度
直接链接
从互联
相邻块
直接链接
从互联
相邻块
直接链接
互连
相邻块
直接链接
互连
相邻块
本地互连
LAB
三面建筑局部
互连是来自任何一方的驱使下
列&实验室， &从上面的行
列互连
变速&长度
LAB互连
在LAB局部互连可以在同一个LAB中的LE驱动。劳顾会
本地互连是由行和列互连和LE驱动
同一LAB中输出。邻近实验室， M512 RAM块，
M4K RAM块，或从左侧DSP块和右也可以驱动
通过直接链路连接LAB的局部互连。直
链路连接功能，最大限度地减少了使用行和列
互连，从而提供更高的性能和灵活性。每个LE可以
带动其他30个LE ，通过快速的本地和直接链接互联。
图2-3
示出了直接链路连接。
2–4
Stratix器件手册，卷1
Altera公司。
2005年7月
