DS90UH926Q
添加
（ DEC）
2
添加注册
（十六进制）名称
0X02配置
[0]
位（S ）
7
注册
TYPE
RW
默认功能
（十六进制）
0x00
产量
启用
OEN和
OSS_SEL
改写
说明
LVCMOS输出启用。
1 ：启用
0 ：禁用。三态输出
覆盖输出使能引脚和输出引脚的状态
1 ：启用覆盖
0：禁止 - 无覆盖
6
RW
5
RW
OSC时钟OSC时钟输出使能
启用
如果锁OSC时钟的损失是输出到PCLK
0 ：禁用
1 ：启用
产量
睡眠状态
SELECT
（ OSS_SEL ）
落后
兼容
通过选择
引脚或
注册
控制
落后
兼容
模式
SELECT
在锁定低OSS选择控制输出状态
期
1 ：启用
0 ：禁用
向后兼容（ BC）模式，通过设置MODE_SEL
PIN或注册。
1 ：BC是通过寄存器设置。使用寄存器位
reg_0x02 [ 2 ] ，设置BC模式
0：使用MODE_SEL引脚。
向后兼容（ BC）模式DS90UR905Q或
DS90UR907Q ，如果reg_0x02 [3] = 1时
1 ：向下兼容DS90UR905Q或
DS90UR907Q
（设置LFMODE = 0）
0 ：向后兼容
关闭
（默认）
频率范围由MODE_SEL销或寄存器中设置
1 ：频率范围由寄存器中设置。使用寄存器
bitreg_0x02 [0]来设置LFMODE
0 ：频率范围由MODE_SEL销设置的。
频率范围选择
1： PCLK范围= 5 - <15兆赫，如果reg_0x02 [1] = 1
0 ： PCLK范围= 15 - 85兆赫（默认）
4
RW
3
RW
2
RW
1
RW
LFMODE
通过选择
引脚或
注册
控制
LFMODE
0
RW
30
版权所有1999-2012 ，德州仪器
