位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1287页 > AD7817BR-REEL > AD7817BR-REEL PDF资料 > AD7817BR-REEL PDF资料3第16页
AD7816/AD7817/AD7818
CS
t
4
RD / WR
t
10
t
5
SCLK
t
8
1
t
6
t
7
2
3
7
t
9
8
t
11
1
2
3
9
10
D
IN
DB7
DB6
DB5
控制字节
DB1
DB0
t
12
DB9
t
13
DB8
DB7
DB1
DB0
t
14b
t
14a
D
OUT
图20. AD7817的串行接口时序图
读操作
图20示出用于从串行读出的时序图
AD7817.
CS
被拉低，使串行接口和RD /
WR
设为逻辑高，表明数据传输是串行读
从AD7817 。的RD / WR时钟的上升沿出第一
数据位（ DB9 ） ，随后的位同步输出下降沿
SCLK （除了第一SCLK下降沿），并都对有效
上升沿。 10位数据中的读出传送操作
化。然而，用户具有时钟只有8比特，如果在选择
完整的10位的转换结果是不需要的。串行
数据可以在数个字节进行访问，如果10位数据是
被读出。然而， RD / WR必须保持高的时间
数据传输操作。在开始之前，一个新的数据读操作
和灰RD / WR信号必须再次带来了高，低。在
在读操作时，D的端
OUT
线进入一高阻抗
状态上的上升沿
CS
或RD / WR的下降沿
以先到为准。回读过程是一种破坏性
过程中，一旦数据被读回它被擦除。 A转换
必须再次进行;否则不会将数据读回。
写操作
输出寄存器和控制字节被写入到AD7816
并且通过D AD7818
IN / OUT
线。该器件中的从
模式，需要一个外部施加的串行时钟SCLK时钟
输入从数据寄存器存取数据或写控制
字节。将RD / WR线是用来确定数据是否
被写入到或从AD7816和AD7818读取。当
数据被写入到RD / WR线设定逻辑器件
低，当数据正在从部分读出的线设定
逻辑高电平（见图21）。在AD7816的串行接口
和AD7818被设计成允许部分进行接口，以
它们提供了被同步到一个串行时钟系统
串行数据，如80C51 ， 87C51 ， 68HC11 ， 68HC05 ，并
PIC16CXX单片机。
读操作
图20还示出了一个控制字节写操作的AD7817 。
该RD / WR输入变为低电平，以指示部分，一个串口
写将要发生。的AD7817控制字节被装载在
串行时钟的第一个8个时钟周期的上升沿
与被忽略所有后续时钟周期的数据。携带
出了第二个连续写操作时， RD / WR信号必须
再次带来了高和低。
简化串行接口
到的互连线的数量减少到AD7817 ，
用户可以连接的
CS
行至DGND 。这是可能的，如果
的AD7817不与其它设备共享的串行总线。它
还可以配合对D
IN
和D
OUT
系在一起。这
安排与8051微控制器相兼容。该
68HC11 ， 68HC05 ，并PIC16CXX可以被配置为操作
与单个串行数据线。线的这种方式的数量
以操作的串行接口可降低到3需要
即RD / WR ， SCLK和D
IN / OUT
（参见图6）。
AD7816和AD7818串行接口模式
图21示出了用于从串行读出的时序图
AD7816和AD7818 。该RD / WR置逻辑高电平，表示
的数据传送是从所述设备中读取的串行。当
RD / WR为逻辑高电平为D
IN / OUT
引脚变为一个逻辑输出
和第一个数据位（ DB9 ）出现在引脚上。后续位
正在同步输出，在SCLK的下降沿，开始与
RD / WR后的第二个SCLK下降沿变为高电平有效
在SCLK的上升沿。十位的数据被传输
在读出操作。然而，用户具有选择
如果完整的10比特的转换结果的时钟仅8位
不是必需的。该串行数据可以在多个访问
字节，如果正在读的10位数据;然而， RD / WR必须
保持高的数据传输操作的持续时间。对
进行连续读操作的RD / WR引脚必须
又带来了逻辑低和高。在读的结束操作
化，则D
IN / OUT
引脚变为下降沿逻辑输入
的RD / WR 。
写操作
在AD7816和AD7818的串行接口是一个3线
接口读写功能。数据从读
控制字节写操作的AD7816和AD7818是
也示于图21中的RD / WR输入变为低电平，以指示
到一个串行写即将发生的部分。在AD7816
和AD7818的控制字节上的上升沿加载
串行时钟上所有以后的数据前8个时钟
quent时钟周期被忽略。要进行连续写
到AD7816或AD7818的RD / WR引脚必须带
逻辑高低了。
–16–
版本C
