位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > A3PN015ZQN100YPP > A3PN015ZQN100YPP PDF资料 > A3PN015ZQN100YPP PDF资料1第109页
纳米的ProASIC3快闪FPGA
调整
修订8
（续）
变化
下表进行了更新与现有信息：
表2-8 ·I / O输入缓冲器功率（每针）摘要 - 默认的I / O软件
设置;表2-9 ·I / O输出缓冲器电源（每针）的总结 - 默认的I / O
软件设置1 ;表2-10 不同的组件特约动态
功耗的ProASIC3 nano器件;表2-14 最大摘要
和最小DC输入和输出电平;表2-18 I / O的时序总结
特点 - 软件默认设置（在35 pF的） ;表2-19 我总结/ O
时序特性，软件默认设置（在10 pF的）
表2-22 I / O弱上拉/下拉阻力
进行了修订，补充多种
数据并更正表中的音符公式（SAR 21348 ） 。
介绍文字
表2-24 短路事件持续时间之前失败
是
在100℃ ，而不是三个月110 °的可靠性修订国家6个月
的关注。从表中取出对应的行110 ° 。
表2-26 I / O输入上升时间，下降时间，以及相关的I / O的可靠性
修改为
施密特给出的值触发禁用和启用（ SAR 24634 ） 。温度
可靠性改为100℃ 。
表2-33 最小和最大直流输入和输出电平为3.3 V LVCMOS
广泛
并在定时表
"Single端I / O Characteristics"节
被更新的可用信息。对于3.3 V LVCMOS广定时表
范围内都是新的。
下面这句话是从已删除
"2.5 V LVCMOS"部分：
"It采用了5 V-
宽容输入缓冲器和推挽输出buffer."
值吨
DDRISUD
和f
DDRIMAX
在更新
表2-62 输入DDR
传播延迟。
对于f值
DDOMAX
加入到
表2-64 输出DDR
传播延迟
（ SAR 23919 ） 。
表2-67 A3PN010全球资源
通过
表2-70 A3PN060全球
资源
被更新的可用信息。
表2-73 纳米的ProASIC3 CCC / PLL规格
进行了修订（SAR 79390 ） 。
页面
2-6
通过
2-18
2-19
2-20
2-21
2-22
2-30
2-46,
2-48
2-54
通过
2-55
2-57
EV我SI O 4 N 1 1
5 -3
