M25PX64
SPI模式
3
SPI模式
这些设备可以被驱动通过一个微控制器，其SPI外设运行中的任一
以下两种模式：
CPOL = 0 ， CPHA = 0
CPOL = 1 ， CPHA = 1
对于这两种模式中，输入数据被锁存到串行时钟（ C）的上升沿，并
输出数据是从串行时钟（ C）的下降沿。
两种模式之间的差异，如图
图6中，
是时钟的极性时，
总线主机在待机模式下，而不是传输数据：
保持在0 （ CPOL = 0 ， CPHA = 0 ）
保持在1 （ CPOL = 1 ， CPHA = 1 ）
图5中。
SPI总线上总线主机和存储设备
V
SS
V
CC
R
SDO
SPI接口与
（ CPOL ， CPHA ） =
（0 ，0）或（1， 1）
SDI
SCK
C
SPI总线主控器
R
CS3
CS2 CS1
S
W
HOLD
S
W
HOLD
S
W
HOLD
DQ1DQ0
SPI存储器
设备
V
CC
V
SS
R
C
DQ1 DQ0
SPI存储器
设备
V
CC
V
SS
R
C
DQ1DQ0
SPI存储器
设备
V
CC
V
SS
AI13725b
1.写保护（ W）和保持（ HOLD ）的信号应该是驱动的高或低为宜。
图5
示出了连接到MCU上的SPI总线3的设备的一个例子。只
一个设备被选中的时间，所以只有一个设备驱动串行数据输出（ DQ1 ）线
在一个时间，所述其它设备是高阻抗。电阻器R（在所示
图5）
确保如果总线主控器留下了S中的行高的M25PX64未选择
阻抗状态。作为总线主机可能进入的状态下，所有的输入/输出高
同时阻抗（例如，当总线主控器被复位） ，时钟线（C）的
必须连接到外部的下拉电阻，这样，当所有的输入/输出成为
高阻抗，标线被拉到高而C线被拉到低电平（从而确保使得S
和C不成为高的同时，并因此，该吨
SHCH
要求得到满足） 。
R的典型值为100 kΩ的，假设时间常数R *
p
(C
p
=寄生
总线线路的电容）比总线主控器留下，在此期间的时间短
SPI总线的高阻抗。
11/70
