AD7674
PIN号
9
10
11, 12
助记符
D2/A1
D3
D [ 4:5 ]或
DIVSCLK [0：1 ]
TYPE
1
DI / O
DO
DI / O
描述
当为MODE = 0或1 （ 18位或16位接口模式）时，该引脚为并行端口的数据输出的2
总线。在所有其他模式下，该输入管脚控制中的数据被输出，如表7中所示的形式。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线的3 。该引脚
总的输出，而不管该接口模式。
除了MODE = 3的所有模式，这些引脚位4位并行端口数据输出总线的5 。
当MODE = 3 （串行模式） ，当EXT / INT为低电平， RDC / SDIN低（串行主机读取后
转换） ，这些输入，串行端口的一部分，被用于减慢，如果需要的话，内部串行时钟
该钟表的数据输出。在其它串行模式下，这些引脚不被使用。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线6 。
当为MODE = 3 （串行模式），该输入，串行端口的一部分，作为一个数字选择输入为
选择内部数据时钟或外部数据时钟。与EXT / INT连接到低电平，内部时钟
在SCLK的输出选择。与EXT / INT设定为逻辑高电平时，输出数据被同步到一个
连接到SCLK输入外部时钟信号。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线7 。
当为MODE = 3 （串行模式），该输入，串行端口的一部分，用于选择的激活状态
SYNC信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线8 。
当MODE = 3 （串行模式） ，该输入，串行口的一部分，用于反转SCLK信号。这是
活跃在主机和从机模式。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线9 。
当为MODE = 3 （串行模式），该输入，串行端口的一部分，被用作任何外部数据输入
或读模式选择输入取决于EXT / INT的状态。当EXT / INT为高电平时， RDC / SDIN
可以作为一个数据输入到菊花链由两个或多个ADC的转换结果到一个单一的
SDOUT线。上SDIN的数字数据电平输出上SDOUT具有18个SCLK周期之后的一个延迟
开始读序列。当EXT / INT为低时， RDC / SDIN用于选择读模式。当
RDC / SDIN为高电平时，该数据是在转换过程中就SDOUT输出。当RDC / SDIN为LOW时，数据
可以在SDOUT输出，只有当转换完成。
输入/输出接口数字电源地。
输出接口数字电源。名义上，在相同的电源与主机接口（ 5 V或3 V ） 。应
不超过DVDD超过0.3 V.
数字电源。名义上在5 V.
数字电源地。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线10 。
当为MODE = 3 （串行模式），该输出，串行端口的一部分，作为串行数据输出
同步到SCLK 。转换结果存储在一个片上的寄存器。该AD7674提供
转换结果， MSB首先，从它的内部移位寄存器。数据格式由逻辑确定
OB / 2C的水平。在串行模式下，当EXT / INT为低电平时， SDOUT在SCLK的两边有效。在串行
模式下，当EXT / INT为高，并INVSCLK为低电平时， SDOUT更新在SCLK上升沿是
有效的下一个下降沿;如果INVSCLK为高电平时， SDOUT更新在SCLK下降沿，是
有效的下一个上升沿。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线11 。
当MODE = 3 （串行模式） ，该引脚的串行端口的一部分，作为一个串行数据时钟输入或
输出，取决于EXT / INT引脚的逻辑状态。活动边沿其中数据SDOUT是
更新取决于INVSCLK引脚的逻辑状态。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线12 。
当为MODE = 3 （串行模式），该输出，串行端口的一部分，用作数字输出帧
与内部数据时钟（ EXT / INT =逻辑低电平）使用同步。当读取序列
发起并INVSYNC为低电平时， SYNC驱动为高电平并保持，而SDOUT输出有效。
当读取序列和启动INVSYNC为高电平时， SYNC驱动为低电平并保持低电平时
SDOUT输出有效。
在除MODE = 3的所有模式，此输出用作并行端口数据输出总线13 。
在MODE = 3 （串行模式），当EXT / INT为高，则该输出，串行端口的一部分，被用作
不完整的读取错误标志。在从模式下，当数据读开始，而不是完成时
下列转换完成时，当前的数据将丢失， RDERROR变为高电平。
位14位并行端口数据输出总线的17 。这些引脚的状态总是不顾输出的
接口模式。
13
D6或
EXT / INT
DI / O
14
D7或
INVSYNC
D8或
INVSCLK
D9或
RDC / SDIN
DI / O
15
DI / O
16
DI / O
17
18
19
20
21
OGND
OVDD
DVDD
DGND
D10或
SDOUT
P
P
P
P
DO
22
D11或
SCLK
DI / O
23
D12或
SYNC
DO
24
D13或
RdError
DO
25–28
D[14:17]
DO
版本A |第9页的28
