AD7674
t
9
RESET
CS = 0
CNVST ，
RD
t
1
忙
t
4
t
3
忙
数据
公共汽车
数据
公共汽车
前
转变
t
12
t
13
03083-0-038
t
8
CNVST
03083-0-035
图38.从并行数据时序读（转换过程中读取）
CS
图35.复位时序
RD
CS = RD = 0
t
1
CNVST
A0, A1
t
10
忙
t
4
t
3
t
11
先前的转换数据
新资料
引脚D [ 15：8]
高阻
高字节
低字节
高阻
t
12
引脚D [ 7：0]
高阻
低字节
t
12
高字节
t
13
高阻
03083-0-039
数据
公共汽车
图39. 8位和16位并行接口
03083-0-036
图36.主并行数据时序读（连续读取）
串行接口
的AD7674被配置为使用串行接口时
MODE0和MODE1被高举。在AD7674输出18
数据的位数，高位在前，在SDOUT引脚。这个数据是
与设置在SCLK的18个时钟脉冲同步
引脚。输出数据是在上升沿和下降沿有效
的数据时钟。
并行接口
的AD7674被配置为使用并行接口与
18位， 16位，或8位总线宽度，根据表7中。
数据可以被读取或者每次转换，这是在后
下一次采集阶段，或下面的转换过程中，
如图37和图38中，分别。当
在转换过程中的数据被读出，但是，推荐
它仅在第一转换期的一半读出。
这样就避免了电压之间的任何潜在馈通
数字接口和最关键的模拟的瞬态
转换电路。参考表7，用于详细说明
可用的不同选择。
CS
MASTER串行接口
内部时钟
的AD7674被配置为生成和提供的串行
当EXT / INT引脚保持低电平数据时钟SCLK 。该
AD7674还产生一个同步信号，以指示主机
当串行数据是有效的。串行时钟SCLK和
SYNC信号如果需要，可以反转。根据不同的
RDC / SDIN输入，数据可以在每次转换后进行读取或
在下面的转换。图40和图41展示
这两种模式的详细时序图。
通常，由于AD7674用于一个快速的吞吐量，所述
硕士期间转换模式阅读是最
推荐的串行模式。
在阅读过程中转换模式下，串行时钟和数据
切换在适当的时刻，最大限度地减少潜在的
数字活动和批判之间的转换穿心
的决定。
RD
忙
数据
公共汽车
当前
转变
t
12
t
13
03083-0-037
图37.从并行数据时序读（读转换后）
版本A |第21页28
