ADS1259
SBAS424D
–
2009年6月
–
经修订的2011年8月
www.ti.com
SPI时序特性
t
SCLK
CS
t
CSSC
SCLK
t
DIST
DIN
B7
B6
t
DIHD
DOUT
B7
t
CSDOD
B6
B5
B5
B4
t
DOPD
B4
t
DOHD
B3
B2
B1
B0
t
CSDOZ
B3
B2
B1
B0
t
SPWL
t
SPWH
t
CSH
图1.串行接口时序
时序要求：串行接口时序
在T
A
=
–40°C
至+ 105℃和DVDD = 2.7V至5.25V ，除非另有说明。
符号
t
CSSC
t
SCLK
t
SPWH
t
SPWL
t
DIST
t
DIHD
t
DOPD
t
DOHD
t
CSDOD
t
CSDOZ
t
CSH
(1)
(2)
(3)
(4)
CS低到第一SCLK ：建立时间
SCLK周期
SCLK脉冲宽度：高
SCLK脉冲宽度：低
(3)
有效DIN到SCLK下降沿：建立时间
有效DIN到SCLK下降沿：持有时间
SCLK上升沿有效的新DOUT ：传播延迟
SCLK上升沿到DOUT无效：保持时间
CS低到DOUT驱动：传播延迟
CS高到DOUT高阻：传播延迟
CS高脉冲
20
(4)
(4)
(1)
描述
民
50
1.8
90
90
最大
单位
ns
t
CLK
ns
ns
(2)
2
16
35
20
60
0
0
40
20
t
CLK
ns
ns
ns
ns
ns
ns
t
CLK
CS可以接低电平。
t
CLK
= 1/f
CLK
.
持有SCLK低超过2
16
×
t
CLK
周期复位SPI接口（通过SPI寄存器使能） 。
DOUT负载= 20pF的|| 100kΩ的到DGND 。
6
版权
2009-2011年，德州仪器
