CC1110Fx / CC1111Fx
8
电路描述
RESET_N
XOSC_Q2
XOSC_Q1
P2_4
P2_3
P2_2
P2_1
P2_0
RESET
高速
晶振
（ 24 - 27兆赫）
32.768千赫
晶振
DEBUG
接口
看门狗定时器
片上电压
调节器
VDD （ 2.0 - 3.6 V ）
DCOUPL
数字
类似物
混合
上电复位
SFR总线
时钟MUX &
校准
睡眠定时器
电源MGT 。控制器
高速
RC -OSC
CODE
LOW PWR
RC -OSC
1 KB
SRAM FIFO
CC1111Fx
DP
DM
P1_7
P1_6
P1_5
P1_4
P1_3
P1_2
P1_1
P1_0
IRQ
CTRL
DMA
8051 CPU
CORE
XDATA
数据
SFR
统一网络版
内存
仲裁人
USB总线
USB
4 KB
SRAM
32 KB
FL灰
USB PHY
内存
FL灰
CC1110Fx
P0_7
P0_6
P0_5
P0_4
P0_3
P0_2
P0_1
I / O控制器
FLASH CTRL
I2S
AES
加密&
解密
RADIO / I2S寄存器
ADC
AUDIO / DC
无线电数据接口
SFR总线
P0_0
USART 0
USART 1
定时器1 （ 16位） + DS模块
接受
链
频率
合成
定时器2 （ 8位MAC定时器）
发送
链
定时器3（8位）的
定时器4（8位）的
RF_P
RF_N
图9：
C1110Fx / CC1111Fx
框图
原理框图
CC1110Fx/CC1111Fx
示
在图9中的模块可以分为
一出三类： CPU相关
模块，广播相关的模块和模块
有关电源，测试和时钟分配。在
以下分节，简短描述
显示在图9中的每个模块的。
SWRS033H
帧控制
AGC
解调器
SYNTH
调制器
第33页246
