位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1751页 > AD7304BR-REEL > AD7304BR-REEL PDF资料 > AD7304BR-REEL PDF资料1第8页
AD7304/AD7305
引脚配置和功能描述
V
OUT
B
1
V
OUT
A
2
V
SS 3
V
REF
A
4
16
V
OUT
C
15
V
OUT
D
AD7304
14
V
DD
13
V
REF
C
顶视图
V
REF
B
5
（不按比例）
12
V
REF
D
11
SDI / SHDN
GND
6
01114-008
LDAC
7
CLR
8
10
CLK
9
CS
图8. AD7304引脚配置
表7. AD7304引脚功能描述
PIN号
1
2
3
4
5
6
7
助记符
V
OUT
B
V
OUT
A
V
SS
V
REF
A
V
REF
B
GND
LDAC
描述
通道B轨至轨DAC缓冲电压输出。满量程参考电压设定应用到V
REF
B引脚。
输出开路时， SHDN启用。
通道轨到轨缓冲DAC电压输出。满量程参考电压设定应用到V
REF
一个引脚。
输出开路时， SHDN启用。
负电源输入。操作指定的范围为0 V至
5.5
V.
通道参考输入。建立V
OUT
满量程电压。操作指定的范围为V
SS
＆ LT ; V
REF
一< V
DD
.
通道B的参考输入。建立V
OUT
B的满量程电压。操作指定的范围为V
SS
＆ LT ; V
REF
B < V
DD
.
常见的模拟和数字地。
加载DAC寄存器选通，低电平有效。同时从四个输入寄存器到数据传输
相应的DAC寄存器。异步低电平有效输入。 DAC寄存器是透明的，当LDAC = 0。见
表4用于操作。
清除所有输入和DAC寄存器到零状态。异步低电平有效输入。串行寄存器
不影响。
片选信号，低电平有效输入。禁止移位寄存器加载高时。转让串行输入寄存器数据
解码输入寄存器，当CS为高电平。不影响LDAC操作。
时钟输入，上升沿时钟数据到移位寄存器。通过片选CS禁用。
串行数据输入直接加载到移位寄存器， MSB优先。硬件关断（ SHDN ）控制输入，
主动当引脚悬空由一个三态逻辑驱动器。不会影响DAC寄存器的内容，只要
权力存在于V
DD
.
通道D参考输入。建立V
OUT
3D全量程电压。操作指定的范围为V
SS
＆ LT ; V
REF
< V
DD
.
通道C基准电压输入。建立V
OUT
C下满量程电压。操作指定的范围为V
SS
V
REF
< V
DD
.
正电源输入。操作指定的范围为2.7 V至5.5 V.
通道D轨到轨缓冲DAC输出电压。满量程参考电压设定应用到V
REF
D引脚。
输出开路时， SHDN启用。
通道C轨到轨缓冲DAC输出电压。满量程参考电压设定应用到V
REF
C引脚。
输出开路时， SHDN启用。
8
9
10
11
CLR
CS
CLK
SDI / SHDN
12
13
14
15
16
V
REF
D
V
REF
C
V
DD
V
OUT
D
V
OUT
C
版本C |第8页20
