位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第430页 > EVAL-ADuC7023QSPZ > EVAL-ADuC7023QSPZ PDF资料 > EVAL-ADuC7023QSPZ PDF资料1第15页
数据表
40-
LFCSP
31
PIN号
32-
36-
LFCSP封装WLCSP
不适用
A1
助记符
P2.3/ADC8/PLAO[7]
ADuC7023
描述
通用输入输出端口2.3 / ADC单端或
差分模拟输入8 /可编程逻辑阵列输出单元7 。
默认情况下，此引脚配置为数字输入，一个弱上拉
电阻启用。当ADC输入时，上拉电阻应
手动禁用。
通用输入输出端口2.2 / ADC单端或
差分模拟输入7 / PWM同步/可编程逻辑阵列输出
元素六在默认情况下，此引脚配置为数字输入，一个弱
上拉电阻使能。当ADC输入时，上拉电阻应
可以手动禁用。
通用输入输出端口2.0 / ADC单端或
差分模拟输入12 / PWM输出4 /可编程逻辑阵列输入
元7.默认情况下，此引脚配置为数字输入，带弱上拉
电阻启用。当作为一个ADC输入使用时，它不可能
禁止内部上拉电阻。这意味着，该引脚具有较高的
泄漏电流值比其他模拟输入引脚。
接地参考电压的ADC。为了获得最佳性能，该
模拟电源应DGND分开。
DAC0电压输出或ADC输入。
DAC1电压输出或ADC输入。
DAC2输出电压
DAC3电压输出
测试模式选择， JTAG测试端口输入。调试和下载访问。
该引脚具有内部上拉电阻IOV
DD
。在某些情况下，外部
还需要上拉电阻，以确保该部分不进入
错误的状态。
这是一个多功能引脚如下：
通用输入输出端口0.0 。默认情况下，该引脚为
配置成GPIO 。
JTAG复位输入。调试和下载访问。如果此引脚保持低电平时， JTAG
因为JTAG接口保持在复位和访问是不可能的
P0.1 / P0.2 / P0.3配置为GPIO引脚。
ADC的BUSY信号。
可编程逻辑阵列输入单元8 。
引导模式输入引脚。在ADuC7023进入我
2
C下载模式，如果BM为
低复位用flash地址0x80014 = 0xFFFFFFFFF 。在ADuC7023
执行代码，如果BM被上拉至高电平或者如果BM为低电平，复位用
flash地址0x80014不等于0xFFFFFFFFF 。
该引脚的默认值取决于P0.0 / BM的水平。如果P0.0 /
BM = 0时，此引脚默认为通用输入。如果P0.0 / BM = 1 ，这
管脚默认为JTAG测试数据输出引脚。这是一个多功能引脚
如下所示：
通用输入输出端口0.1 。
可编程逻辑阵列输入单元9 。
测试数据输出， JTAG测试端口输出。调试和下载访问。当
调试通过JTAG的一部分，该引脚不能由用户代码切换，
影响该引脚GP0CON / GP0DAT寄存器位不能
改变了。
该引脚的默认值取决于P0.0 / BM的水平。如果P0.0 /
BM = 0时，此引脚默认为通用输入。如果P0.0 / BM = 1时，此引脚
默认为JTAG测试数据输入管脚。这是一个多功能引脚如下：
通用输入输出端口0.2 。
可编程逻辑阵列输出单元8 。
测试数据， JTAG测试端口输入。调试和下载访问。当
调试通过JTAG的一部分，该引脚不能由用户代码切换，
影响该引脚GP0CON / GP0DAT寄存器位不得
改变了。
30
不适用
B1
P2.2/ADC7/SYNC/PLAO[6]
8
不适用
E6
P2.0/ADC12/PWM4/PLAI[7]
2
3
4
5
6
24
2
3
4
5
6
20
C4
C5
C6
D5
D6
D2
GND
REF
DAC0
DAC1
DAC2
DAC3
TMS
25
21
D1
P0.0/nTRST/ADC
忙
/PLAI[8]/BM
26
22
C1
P0.1/PLAI[9]/TDO
27
23
C2
P0.2/PLAO[8]/TDI
英文内容
|第15页96
