ADS5407
SLAS934A - 2013年3月 - 修订2013年8月
www.ti.com
引脚分配（续）
针
名字
SRESET
启用
SCLK
SDIO
SDENB
SDO
TESTMODE
数据接口
P3 ，N3， P2，N2 ，
P1， N1 ，M4， M3，
M2，M1 ，L4 ，L3
L 2 ，L 1， K4 ，K3
K 2 ，K 1 ，J4 ，J3，
J 2 ，J 1 ，H 4 ，H 3
的E2 ，E1， D4 ，D3
D2，D1 ， C4，C3 ，
C2，C1 ，B1， A1，
B 2 ，A 2， B 3 ，A3
B4 ，A4，B5 ，A5
B6， A6 ，B7， A7
H2, H1
G2, G1
F2，F1 ，P5， N5
M5 ， L5
D5 ， C5
E3，E4 ，F3，F4 ，
G3，G4， N4 ，N6- ，
N7 ， N10 ， P4 ， P6 ，
P7, P10
D12， E12 ，F12，
G12 ， H12 ， J12 ，
K12 ， L12 ， N12 ，
P12
G14 ， H14
D10 ， D11 ， E11 ，
F11 ， G11， H11 ，
J11 ， K11 ， L10 ，
L11 ， N11 ， P11
A8，A9 ，B8， B9，
C8 ，D8， L8 ，M8，
N8 ， P8
C6，C7 ，D6，D7 ，
L6 ， L7 ， M6 ， M7
B10
数
B12
B11
A12
A11
A13
A10
B13
I / O
I
I
I
I / O
I
O
–
描述
串行接口，复位输入。低电平有效。在高分到低分进行初始化内部寄存器
过渡。异步。内部50kΩ的上拉电阻到IOVDD 。
芯片使能 - 高电平有效。掉电功能，可通过SPI寄存器来控制
分配。内部50kΩ的上拉电阻到IOVDD 。
串行接口的时钟。内部50kΩ的下拉电阻。
在3引脚模式（默认）双向串行数据。在4-pin的接口模式（寄存器X00 ， D16 ） ，
起SDIO端子仅是输入。内部50kΩ的上拉下来。
串行接口使能。内部50kΩ的下拉电阻。
在4引脚模式单向串行接口数据（寄存器X00 ， D16 ） 。 SDO引脚为三
在3针接口模式（默认）表示。内部50kΩ的下拉电阻。
工厂内部测试，不连接
DA [11：0 ]的P / N
O
ADC一个数据位11 （ MSB）为0（ LSB ）的DDR输出模式。标准的LVDS输出。
DB [ 11 ： 0 ] P / N
O
ADC B数据位11 （ MSB）到0 （ LSB ）的DDR输出模式。标准的LVDS输出。
DACLKP / N
DBCLKP / N
SYNCOUTP / N
OVRAP / N
OVRBP / N
O
O
O
O
O
DDR差分输出数据时钟总线A.寄存器编程为上升沿
或下降沿到稳定的数据标称定时的中心。
DDR差分输出数据时钟总线B.寄存器编程，以提供上升沿
或下降沿到稳定的数据标称定时的中心。可选的总线B可以被锁定
DACLKP / N 。
同步输出信号同步多个ADC 。可以通过SPI被禁止。
总线A ，超量程指示， LVDS输出。逻辑高电平信号的模拟输入超过
在满量程范围。可选的同步输出。
总线B ，超量程指示， LVDS输出。逻辑高电平信号的模拟输入超过
在满量程范围。可选的同步输出。
不要连接到引脚
NC
电源
AVDD33
AVDDC
AVDD18
–
I
I
I
3.3V模拟电源
1.8V供电的时钟输入
1.8V模拟电源
DVDD
DVDDLVDS
IOVDD
GND
I
I
I
I
1.8V电源的数字模块
1.8V电源为LVDS输出
1.8V的数字I / O
地
4
提交文档反馈
产品文件夹链接：
ADS5407
版权所有 2013年，德州仪器
