位置：首页 > IC型号导航 > 首字符5型号页 > 首字符5的型号第565页 > 5962-9861201QXA > 5962-9861201QXA PDF资料 > 5962-9861201QXA PDF资料2第65页
SMJ320F240
DSP控制器
SGUS029C-- 1999年4月 - 修订2004年9月
时钟选项（续）
t
C（ CI ）
XTAL1/CLKIN
t
F（ CO）的
t
C（ CO）
t
D（ CIH - CO）
CLKOUT/IOPC1
t
W（ COH ）
t
R（ CO）
t
瓦特（COL）
t
W（ CIH ）
t
R（ CI ）
t
W（ CIL ）
t
F（ CI）的
图21.外分频，两个时钟时序
外部参考晶振启用PLL电路，时钟选项
内部振荡器通过连接OSCBYP到V启用
DD
和连接跨越XTAL1 / CLKIN晶体
和XTAL2引脚，如图20的晶体应在任一基本或泛音操作和
并联谐振，以30的有效串联电阻
Ω
与1毫瓦的功率消耗;它应该是
在20 pF的负载电容规定。
与PLL电路的输入特性使
参数
外部参考
水晶
4兆赫
f
x
C1, C2
输入时钟频率
负载电容
6兆赫
8兆赫
民
典型值
4
6
8
10
pF
兆赫
最大
单位
开关特性在推荐工作条件下， H = 0.5吨
C（ CO）
（参见图22）
参数
时钟模式
PLL锁定之前，
2 CLKIN鸿沟
t
C（ CPU ）
周期时间， CPUCLK
PLL锁定之前，
1 CLKIN鸿沟
PLL锁定后，
t
C（ SYS ）
t
C（ CO）
t
F（ CO）的
t
R（ CO）
t
瓦特（COL）
t
W（ COH ）
周期
CLE时间，系统时钟
周期时间， CLKOUT
下降时间， CLKOUT
上升时间， CLKOUT
脉冲持续时间， CLKOUT低
脉冲持续时间， CLKOUT高
过渡时间， PLL锁相环恩后同步
体健
PLL锁定之前，
2 CLKIN鸿沟
PLL锁定之前，
1 CLKIN鸿沟
H--10
H+0
CPUCLK除以2
CPUCLK除以4
50
5
5
H--6
H+4
H--1
H+8
2000t
C（氯）
ns
1000t
C（氯）
民
典型值
2t
C（氯）
t
C（氯）
50
2t
C（ CPU ）
4t
C（ CPU ）
ns
ns
ns
ns
ns
ns
最大
ns
单位
t
p
此器件采用全静态设计的，因此，可以与输入时钟的周期时间进行操作[吨
C（ CI ）
]接近无穷大。该装置是
特征频率接近0赫兹。
系统时钟初始化为分频4模式通过任何设备复位。
邮政信箱1443
休斯敦，得克萨斯州77251--1443
65
