位置：首页 > IC型号导航 > 首字符5型号页 > 首字符5的型号第565页 > 5962-9861201QXA > 5962-9861201QXA PDF资料 > 5962-9861201QXA PDF资料2第19页
SMJ320F240
DSP控制器
SGUS029C - 1999年4月 - 修订2004年9月
硬件生成的中断（续）
DSP核心
地址
线5-
-1
IACK
INT6 INT5 INT4 INT3 INT2 INT1 NMI
5
NC
地址
线5-
-1
IACK
NC
NC
INTC INTB INTA
事件管理
INT6 INT5 INT4 INT3 INT2 INT1 NMI
系统模块
图5. DSP的中断结构
在系统模块和事件管理器的层次中，每个屏蔽中断线路（INT1 - INT6 ）是
连接到多个可屏蔽中断源。连接线中断INT1源被称为1级
中断;连接线中断源INT2被称为2级中断;等等。对于每一个中断
线，多源也有一套优先级排序。具有最高优先级的源具有其中断
请求响应由DSP核心第一。
图6示出了源和优先顺序由系统模块所控制的中断。对于每一个
中断链中，最高优先级的中断源是在顶部。从环比的重中之重下降
至底部。图7示出了中断源与优先顺序的事件管理器中断。
邮政信箱1443
休斯敦，得克萨斯州77251--1443
19
