位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第874页 > HD64F7144FW50V > HD64F7144FW50V PDF资料 > HD64F7144FW50V PDF资料3第906页
D. I / O端口框图
PE2/TIOC0C/DREQ1/AUDRST
TIOC0C （MTU）的
水库
外围数据总线
R
Q PE2DR
C
PEDRL.WR
PEDRL.RD
TIOC0C （MTU）的
DREQ1
（DMAC）
AUDRST
（ AUD ）
PFC
Q PE2MD0
Q PE2MD1
Q PE2IOR
AUD模块待机
软件待机
SBYCR
Q高阻
RES ：复位信号
PEDRL.RD ：端口E数据寄存器L读信号
PEDRL.WR ：端口E数据寄存器L写信号
图草48 PE2 / TIOC0C / DREQ1 / AUDRST
图草48符号
可供产品
SH7144
SH7145
引脚
PE2/TIOC0C/
DREQ1/
AUDRST
PE2
PE2
TIOC0C
TIOC0C
（MTU）的
DREQ1
DREQ1
（DMAC）
掩膜ROM
掩膜ROM
版本/
版本/
F- ZTAT ROM少
F- ZTAT ROM少
AUDRST
版本版本
版本版本
AUDRST
（ AUD ）
√
Rev.4.00 2008年3月27日第860 882
REJ09B0108-0400
