数据表
电源和基准电压源
该AD1933是专为3.3 V电源。独立的电源
被提供给模拟和数字部分的电源引脚。
这些引脚应与100 nF的陶瓷芯片被绕过
电容，尽量靠近引脚放置，以减少噪音
皮卡。至少有22 μF的大容量铝电解电容器
还应该提供相同的PCB作为DAC上。为
关键应用，以获得更高的性能
独立的电源对模拟和数字部分。如果这是
不可能的，所以建议在模拟和数字
用品由铁氧体磁珠串联的装置来分离
每个电源。该模拟电源是作为清洁是非常重要的
成为可能。
该AD1933包含一个3.3 V稳压器驱动程序，只需要
外部调整管和旁路电容来使5 V
3.3 V稳压器。如果不使用调节器的驱动程序，连接
VSUPPLY ， VDRIVE和VSENSE至DGND 。
所有数字输入与TTL和CMOS电平兼容。
所有的输出与3.3 V DVDD电源驱动，并
与TTL和3.3V CMOS电平兼容。
该DAC内部参考电压（ VREF ）上带出
FILTR和应绕过尽可能靠近芯片，
用10 F和100 nF的并联组合。任何外部
汲取的电流应限制在小于50微安。
内部参考所用的PLL和时钟被禁用
控制寄存器1和FILTR可以从外部驱动
源。这可用于按比例缩放DAC输出到限幅
的功率放大器的基础上它的电源电压电平，
DAC输出增益正比于FILTR电压。
在CM引脚是内部共模参考。它应该
被绕过尽可能靠近芯片，具有平行
结合47 μF和100 nF的。这个电压可用于
偏压外部运算放大器的输入端的共模电压的
和输出信号引脚。输出电流应限制在
小于0.5电流源和2毫安水槽。
AD1933
应用程序需要超过8个DAC通道。在这
模式中， AUXTDMLRCLK和AUXTDMBCLK引脚
配置TDM端口的时钟。在常规的TDM模式中，
DLRCLK和DBCLK引脚用作TDM端口的时钟。
辅助TDM串行端口的格式和串行时钟
根据辅助TDM极性都是可编程的
端口控制寄存器0和辅助TDM端口控制1
注册。两个DAC和辅助TDM串行端口
可编程根据成为总线主人
DAC控制寄存器1和辅助TDM控制寄存器1 。
默认情况下，辅助TDM和DAC的串行端口都处于
从模式。
时分多路复用（TDM）模式
在AD1933的串行端口有几种不同的TDM串行数据
模式。最常用的结构示于
图10.在图10中， 8片上DAC数据时隙是
打包成一个TDM流。在这种模式下， DBCLK是256 F
S
.
的串行端口的I / O引脚，根据所定义的
串行模式选择。对这些功能的详细说明
在TDM和辅助模式，每个引脚的，见表11 。
在AD1933允许系统拥有超过8个DAC通道
可以很容易地通过使用一个辅助串行数据端口的配置。
DAC的TDM为AUX模式示于图11.在这种模式下，
在AUX通道的16通道TDM的最后四个插槽
数据流。这些时隙被提取并输出到AUX
串行端口。在TDM模式之间的一个主要区别
辅助TDM模式是TDM端口的分配
引脚，如表11所示。在辅助TDM模式， DBCLK
和DLRCLK被指定为辅助端口的时钟，并
AUXTDMBCLK和AUXTDMLRCLK被分配作为
TDM端口的时钟。在常规的TDM或16信道，菊花链
TDM模式中， DLRCLK和DBCLK引脚被设置为TDM信
端口的时钟。
但是应当注意的是，由于高AUXTDMBCLK
频率， 16通道辅助TDM模式仅可
在48千赫/ 44.1千赫/ 32 kHz的采样率。
LRCLK
256 BCLKs
BCLK
32 BCLK
数据
插槽1
左1
插槽2
右1
插槽3
左2
插槽4
右2
插槽5
左3
槽6
右3
插槽7
左4
8槽
右4
串行数据端口，数据格式
在8个DAC通道使用一个共同的串行位时钟（ DBCLK ）
和一个共同的左 - 右帧时钟（ DLRCLK ）在串行
数据端口。时钟信号都同步于样品
率。正常的立体声串行模式示于图15 。
该DAC的串行数据模式默认为我
2
S的端口也可以是
编程为左对齐，右对齐和TDM模式。
字宽度为24位默认，并且可以编程
16或20位。该DAC的串行格式编程
根据DAC控制0寄存器。的极性
DBCLK和DLRCLK根据DAC的可编程
控制寄存器1 。辅助的TDM端口还提供了用于
LRCLK
BCLK
最高位
MSB–1
MSB–2
数据
06624-010
图10. DAC TDM （ 8通道I
2
S模式）
修订版E |第13页28
