数据表
参数
90 Mbps的（仅CRW级）
V
DD1
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
V
DD2
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
ADuM1402的总电源电流，四通道
2
DC到2 Mbps的
V
DD1
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
V
DD2
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
10 Mbps的（ BRW和CRW等级只）
V
DD1
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
V
DD2
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
90 Mbps的（仅CRW级）
V
DD1
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
V
DD2
电源电流
5 V / 3 V操作
3 V / 5 V工作电压
所有型号
输入电流
逻辑高输入阈值
5 V / 3 V操作
3 V / 5 V工作电压
逻辑低电平输入阈值
5 V / 3 V操作
3 V / 5 V工作电压
逻辑高电平输出电压
逻辑低输出电压
符号
I
DD1 (90)
57
30
I
DD2 (90)
18
31
民
典型值
ADuM1400/ADuM1401/ADuM1402
最大
单位
测试条件
82
52
27
43
mA
mA
mA
mA
45 MHz的逻辑信号频率。
45 MHz的逻辑信号频率。
45 MHz的逻辑信号频率。
45 MHz的逻辑信号频率。
I
DD1 （ Q）
1.5
0.9
I
DD2 （ Q）
0.9
1.5
I
DD1 (10)
5.6
3.0
I
DD2 (10)
3.0
5.6
I
DD1 (90)
44
24
I
DD2 (90)
24
44
I
IA
, I
IB
, I
IC
,
I
ID
, I
E1
, I
E2
V
IH
, V
EH
10
+0.01
39
62
+10
mA
mA
μA
45 MHz的逻辑信号频率。
45 MHz的逻辑信号频率。
0 V ≤ V
IA
, V
IB
, V
IC
, V
ID
≤ V
DD1
或V
DD2
,
0 V ≤ V
E1
, V
E2
≤ V
DD1
或V
DD2
62
39
mA
mA
45 MHz的逻辑信号频率。
45 MHz的逻辑信号频率。
4.2
7.0
mA
mA
5 MHz的逻辑信号频率。
5 MHz的逻辑信号频率。
7.0
4.2
mA
mA
5 MHz的逻辑信号频率。
5 MHz的逻辑信号频率。
1.5
2.1
mA
mA
DC至1 MHz逻辑信号频率。
DC至1 MHz逻辑信号频率。
2.1
1.5
mA
mA
DC至1 MHz逻辑信号频率。
DC至1 MHz逻辑信号频率。
2.0
1.6
V
IL
, V
EL
0.8
0.4
V
OAH
, V
OBH
,
V
OCH
, V
ODH
V
OAL
, V
OBL
,
V
OCL
, V
ODL
(V
DD1
或V
DD2
) 0.1 (V
DD1
或V
DD2
)
(V
DD1
或V
DD2
) 0.4 (V
DD1
或V
DD2
) 0.2
0.0
0.04
0.2
V
V
V
V
V
V
V
V
V
0.1
0.1
0.4
I
Ox
= -20 μA ，V
Ix
= V
IXH
I
Ox
= -4毫安，V
Ix
= V
IXH
I
Ox
= 20 μA ，V
Ix
= V
IXL
I
Ox
= 400 μA ，V
Ix
= V
IXL
I
Ox
= 4毫安， V
Ix
= V
IXL
交换特定网络阳离子
ADuM140xARW
最小脉冲宽度
3
最大数据速率
4
传播延迟
5
脉冲宽度失真， |吨
PLH
t
PHL
|
5
随温度变化
传播延迟偏斜
6
通道到通道匹配
7
ADuM140xBRW
最小脉冲宽度
3
最大数据速率
传播延迟
5
4
PW
t
PHL
, t
PLH
PWD
t
PSK
t
PSKCD
/t
PSKOD
PW
10
t
PHL
, t
PLH
15
35
1
50
70
11
1000 NS
Mbps的
100纳秒
40
ns
50
50
100
50
PS /°C的
ns
ns
ns
Mbps的
ns
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
修订版H |第9页的32
