位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1496页 > AD9912A/PCBZ > AD9912A/PCBZ PDF资料 > AD9912A/PCBZ PDF资料1第30页
AD9912
t
S
CSB
t
H
t
CLK
t
高
SCLK
t
低
t
DS
t
DH
SDIO
n位
位n + 1
06763-048
图56.串行控制端口时序，写
条款表11.定义中使用的串行控制端口时序图
参数
t
CLK
t
DV
t
DS
t
DH
t
S
t
H
t
HI
t
LO
描述
SCLK期
读取数据的有效时间（时间从SDIO / SDO SCLK下降沿的边沿有效数据）
之间的数据和SCLK的上升沿建立时间
保持时间之间的数据和SCLK的上升沿
公务员事务局和SCLK之间的建立时间
公务员事务局举办和SCLK之间的时间
最低时期， SCLK应处于逻辑高电平状态
最低时期， SCLK应处于逻辑低状态
修订版F |页40 30
